论文部分内容阅读
采用高压18VCMOS集成电路工艺,设计了一种开关电容闭环加速度计接口电路芯片。芯片电路中包括开关电容型电荷敏感放大器,PID控制电路以及相关双采样电路。采用相关双采样技术并用大面积PMOS晶体管作前级放大器输入级来消除放大器的1/f噪声、失调电压及KT/C噪声;用高环路增益及静电力平衡技术消除后级电路的1/f噪声、电荷注入和时钟馈通。在相同电极的条件下,利用电荷检测与静电力反馈时域分离法,有教地消除了驱动馈通的影响。设计的芯片采用18V电源电压供电,闭环加速度计刻度因子为420mV/g,噪声密度为10μ