论文部分内容阅读
为实现密码算法硬件实现过程中序列插入排序的高效性，对序列排序特点和当前最为有效的GRP插入排序算法进行分析，基于ibutterfly网络的插入排序实现效率的评估策略，针对GRP算法存在的潜在缺陷，给出GRP算法的改进算法及其硬件实现。利用Matlab对改进算法的实现效率进行验证，基于Design Complier综合工具对其硬件电路进行性能评估，评估结果表明，在硬件面积增加8？2％的基础上，该方案能够有效提升GRP算法的灵活高效性，验证了改进方案的合理性。