摘 要：随着时代信息化的高速发展，多数据源的信息传递、综合、处理等标准化流程等逐步渗透到社会各领域中。传统单一或者简单动作组合早已无法满足船舶行业中复杂的机械动作流程，将多源信息融合系统与组合导航结合已成为新的研究热点方向。基于FPGA+DSP的架构体系综合两者优势，具有大规模、高集成、处理速度快、频率高等特点，能够满足复杂时序逻辑设计，适用于高速、复杂、多接口处理环境，可以充当一个协同处理器、高速数据传输接口，完成多源数据的解析、存储以及处理。
　　关键词：信息融合;FPGA+DSP;时序逻辑设计
　　0 引言
　　 随着社会信息高速的多元化发展，大国之间的博弈愈发激烈，譬如近些年来逐步兴起的信息战。多源数据的信息融合早已成为军事战场上的制胜关键。本文依托某国防科研项目，着重从综合信息融合系统物理层进行设计分析，阐述系统级数据链路以及控制等基本流程。该系统充分体现FPGA+DSP架构体系的结构灵活、多模块化设计、可拓展等综合优势。
　　1 休眠单元分系统设计
　　 由于DSP和FPGA都是大功耗器件，为了降低综合控制器的待机功耗，选取TI公司的MSP430作为休眠待机单元分系统MCU。MSP430单片机在工作状态下功耗为220 μA，通讯接口MAX1490A在接收状态时的功耗为250 μA，发送状态时的功耗为200 mA。由于MAX1490A接收状态时的功耗比较大，因此，综合控制器的休眠单元仅接收指令，不发送指令。由于综合控制器的休眠单元内部其他外围电路也需要消耗功率，通过我们初步计算，单个休眠单元总消耗电流小于50 mA，休眠待机总功耗约0.2 W。DSP+FPGA结构组成的电路单元称为综合控制器核心单元，休眠单元控制综合控制器核心单元的供电电路。当整个处于待机状态时，综合控制器核心单元处于断电模式，当单片机接到上级设备发出的启动命令后，单片机通过控制磁保持继电器工作，给综合控制器核心单元供电，这样，DSP和FPGA上电，唤醒综合控制器核心单元，使整个综合控制器处于工作状态。
　　 当整个系统处于待机状态时，综合控制器核心单元处于断电模式，休眠待机单元一直处于工作状态。当综合控制器接到上级系统发出的启动命令或内部预置的定时启动后，休眠待机单元通过控制磁保持继电器给综合控制器核心单元供电，综合控制器核心单元上电后，使整个综合控制器处于工作状态。
　　 休眠待机单元采用冗余架构设计，休眠待机单元主机与休眠待机单元副机互为冗余，并通过内部单片机的串口通讯，当其中一个休眠待机单元的单片机发生故障，设备自动切换到另一个休眠待机单元的单片机，并强制复位有故障的单片机（三次），若故障单片机复位正常后，该单片机作为副机，继续工作;若故障单片机复位异常后，正常工作的单片机将故障信息记录保存，一旦唤醒综合控制器核心单元，立即将故障信息上报给核心单元。
　　2 核心单元设计
　　 核心单元主要由DSP及外围电路、FPGA、1553总线控制器、RS422接口电路、CAN通讯电路、IO输入电路、IO输出及继电器驱动电路等。
　　 FPGA部分与DDC公司的总线控制器B61580-S3相连，主要完成1553B通讯功能，达到某系统相互通讯的任务，该芯片的好处在于只需要+5V的电源输入就能够满足收发器的供电需求，保证了系统的低功耗和可靠性。
　　 综合控制器电路在设计中，DSP为主机，FPGA为从机，DSP与FPGA通过DSP的XINTF数据总线进行数据交互。XINTF数据总线包括16位地址线和16位数据线。核心单元设计原理框图如图2所示。
　　3 FPGA部分系统设计
　　 FPGA与DSP之间通过XINTF总线之间进行数据传递，主要进行协议之间转换用作一个扩展接口的作用。
　　 FPGA与DSP部分通讯仿真图如图3。
　　4 结论
　　 该系统架构成功解决了DSP拓展接口不足的问题，可为多传感器、多通道军工与工业环境提供完整的解决方案，实验结果证明该系統可满足复杂的控制流程，在多信号、多传感器回路中提供单CPU成熟的运行架构，运行速率快，通道数多，为低成本、低功耗的军工与工业环境提供有效的参考。
　　参考文献：
　　[1]李金明，高德亮.基于FPGA+DSP新型架构信号协同处理方案分析[J].兰州石化职业技术学院学报，2020，20（3）：16-18.
　　[2]孙靖舒.基于DSP和FPGA的通用数字信号处理系统设计[J].电脑知识与技术，2020，16（20）：221-222.