论文部分内容阅读
提出一种新型RAM锁存器，通过引入并行充电支路，可避免开关电流和充电速度之间的矛盾。与传统结构相比，新结构不仅能提高充电速度，而且能降低短路功耗。此外，新结构中时钟负载只有一个MOS管，能有效降低时钟功耗。Hspice仿真结果表明，新的RAMn-锁存器和p-锁存器速度分别提高12．8％和25．5％，功耗延迟积分别降低19．8％和26．9％。