论文部分内容阅读
基于22 nm FDSOI的CMOS工艺设计了一款14位流水线-逐次逼近型模数转换器(Pipeline-SAR ADC),每级流水线中采用了多比较器结构和电容分裂型的数模转换器(CDAC)以实现速度与性能上的折衷,相邻两级之间采用了噪声较小的动态放大器结构,同时通过在后三级流水线各增加一位冗余位来消除比较器失调电压对ADC性能所带来的影响。前仿真结果表明:在电源电压为0.8 V、采样速率为1 GSample/s、输入信号频率约为103.52 MHz、满摆幅为1.6 V的情况下,ADC的有效位数(ENOB)