论文部分内容阅读
介绍了基于超宽带（UWB）通信系统的（2，1，6）卷积码和Viterbi译码基本原理，设计了串行Viterbi译码器及各个子模块实现电路，采用Altera公司的Apex20ke系列FPGA来综合实现。完成了Viterbi译码器硬件设计。该设计使用串行结构，回溯算法，占用LEs仅2195个，与并行译码相比节省了约50％的硬件资源。