论文部分内容阅读
针对某机载电子设备的需求,研制了低相噪、低杂散的P波段捷变频频综器.在提出频综器的总体设计方案的基础上,对P波段跳频基准模块的环路滤波器设计及杂散产生进行了探讨,运用ADS软件对P波段跳频基准模块的相位噪声、杂散及锁相时间进行了仿真设计,最后给出了工程实现结果.测试结果表明：各点单边带相噪总体优于110 dBc/Hz,杂散优于75 dBc,完全满足指标要求.