论文部分内容阅读
介绍了用VHDL语言设计七段显示译码器的原理和方法,给出了VHDL原码驱动程序和正确仿真结果的时序图.这种设计方法的优点就是使用综合工具对电路整体结构先进行组合优化、编译,删繁取真,再利用仿真工具对其进行波形仿真,检验电路的正确性和可靠性.通过这样的设计方式,设计人员无需多长时间,就能设计出性能稳定、运行可靠、满足实际需求的优质电路.