论文部分内容阅读
介绍了一种Viterbi译码器的硬件实现方法.设计的基于硬判决的Viterbi译码器具有约束长度长(9)、译码深度深(64)的特点.为了兼顾硬件资源与电路性能两个方面,在设计中使用了4个ACS单元,并根据Xilinx Virtex系列FPGA 的结构特点,利用FPGA内部的BlockRAM保存汉明距离和幸存路径,提高了译码速度.