论文部分内容阅读
本文用VHDL硬件描述语言实现了1个多规格S盒，兼容1组8×8规格的S盒和4组6×4规格的S盒。通过改变控制编码，它可以实现8×8和6×4规格的任意布尔函数变化，可以满足DES算法和AES算法中的S盒变换，也为密码算法可重组系统设计提供了一个通用IP。
多规格S盒的硬件实现方法
【摘 要】
：
本文用VHDL硬件描述语言实现了1个多规格S盒，兼容1组8×8规格的S盒和4组6×4规格的S盒。通过改变控制编码，它可以实现8×8和6×4规格的任意布尔函数变化，可以满
【机 构】
：
贵州大学电子科学系
【出 处】
：
电子设计应用
【发表日期】
：
2006年6期
其他文献
本文对直接采用CPLD器件设计顺序控制逻辑电路时设计效率不高的问题进行了分析，提出了将梯形图工具与VHDL程序相结合的设计方法以提高设计效率，并研究了用VHDL语言实现梯形图的
要解决纳米设计中遇到的问题，如信号完整性、动态和漏电流功耗，以及可制造性等，需要设计链上各个环节的紧密合作。基于此考虑，Applied Material、ARM、Cadence和TSMC公司组成了硅
德州仪器（TI）宣布推出低功耗的零交越运算放大器OPA369。该器件采用独特的单输入级架构，避免了输入交越问题，实现了轨至轨性能，从而能够解决因共模电压改变而引起的输入偏移失真等
本文提出了一种新型以太电话机的设计，采用SDA80D51芯片作为主控单元，同时使用RTL8019AS作为网络接口模块，实现了高度集成、具有较高性价比的话机。同时，还针对嵌入式系统硬件资
德州仪器（TI）新开发了高精度、低功耗以及微小型封装的零漂移运算放大器OPA333。它具有超低失调（2uV）、超低静态电流（17uA）、低至1．8V的工作电压，以及SC70或SOT23封装等特性，可应用于
瑞萨科技公司（Renesas）宣布已开发出一种高速、低功耗、可集成DSP器件。该DSP采用了一种包括饱和预测器电路的新型饱和处理方法，以及可提高运行速度的分层结构布局技术。用于VLI
在逻辑芯片中，芯片间和硅片间Vth偏差所带来的最大危害是导致功耗增大。因为Vth出现偏差，低于设计目标值时，会产生漏电流。为了防止Vth偏差导致功耗增大，以往提出了根据偏差计算
色彩的表现能力是制作游戏时的重要因素之一。游戏的发展历史也可以说是如何挑战色彩数较少的历史。从8色、16色、32色、到256色，随着色彩数的增加，能表现的内容不断丰富起来。
设计GSM和蓝牙双系统共存的多模智能移动终端，在空间局限的情况下如何克服相互干扰的问题，实际系统如何全局考虑，都是应用工程设计的挑战。本文从多模智能终端产品开发中总结了