论文部分内容阅读
为设计嵌入式折反射全景实时成像系统,在FPGA上通过查表实现折反射全景图像展开,并结合FPGA特点,采用图像分块展开、时间隐藏数据读写技术、FPGA流水线等方法提高展开速度。实验表明,将1024×768 YUV4∶2∶2格式源图像展开为1280×256 YUV4∶2∶2格式目标图像,速度可达100fps,展开速度比基于单像素的全景查表展开提高约12倍。