论文部分内容阅读
随着半导体工艺的飞速发展,粗粒度可重构架构(CGRA)上的处理单元数量日益增多,使得大规模CGRA出现异构访存结构以及有限互连资源设计,故传统CGRA编译器已经不再适配其新的架构特性。针对大规模CGRA设计一套新的编译器后端流程,其可以充分发挥CGRA的并行性。在搭建的RTL仿真环境中,通过测试一些典型计算密集型应用的运行时间,该编译器可以获得相对CPU平均76倍的应用加速比。