论文部分内容阅读
设计了一种可以与晶体管跨导运算放大器特性高度比拟的运放宏模型。用该宏模型替换采样／保持电路和MDAC模块中的晶体管级放大器电路，进行FFT分析；在仿真结果相差3．2％的情况下，仿真时间为原来的1．7％，大大缩短了流水线ADC的验证周期。在该方法的指导下，设计了一个10位20MS／s流水线A／D转换器。在2．3MHz输入信号下测试，该A／D转换器的ENOB为8．7位，SFDR为73dBc；当输入信号接近奈奎斯特频率时，ENOB为8．1位。