论文部分内容阅读
本文分析锁相环(PLL)频率合成器的基本原理,并简单地介绍了ADI公司的集成锁相环芯片ADF4108的结构和性能。然后基于ADF4108芯片设计出一种频率合成器的方案,在该方案中,包含了环路滤波器的设计。通过ADIsimPLL3.1软件仿真,结果显示其相位噪声到达-99.27dBc@10kHz,并且系统工作稳定。