论文部分内容阅读
幸存路径存储电路ＳＭＵ是Ｖｉｔｅｒｂｉ译码器硬件实现的三大组成部分之一，本文提出了ＶＬＳＩ实现方法不同于传统的寄存器交换法与回索法，它利用带有清零端Ｄ触发器作为幸路径的存储单元，利用篱笆图上的状态转移关系及卷积码的合并特性，在少量组合编辑门－“与非”门的参与下，回索出最大似然路径，进而获得译码结果，我们称这种方法主寄存器回索法，这种方法连线简单，规则，无需缓冲存储单元，译码延时，因此适于ＶＬＳＩ的