论文部分内容阅读
为实现单芯片的超高频读写器,提出了一种读写器基带处理器的设计方案。设计采用了微处理器IP核在AFS600上搭建一个读写器数字基带,在原本不支持调试模式的微处理器上扩展了片上调试功能,为集成开发环境Keil开发出动态链接库实现了对数字基带的在线调试。为实现ISO/IEC18000-6C协议,用硬件实现了收发通路原型,并在AFS600平台上完成了FPGA验证。设计采用TSMC0.25μm Embedded Flash工艺完成了芯片的版图设计。该基带处理器实现了读写器基带和标签的正常通信,为最终实现单芯片