论文部分内容阅读
时钟树综合在芯片设计后端物理设计过程中,对于保证数字集成电路的时序是非常重要的.针对设计中存在的分频时钟,在时钟树综合时,将源时钟和分频时钟放在同一个时钟树中,把分频时钟的时钟网络作为源时钟的子树,很好地解决了分频时钟和源时钟之间的时钟偏移,满足了同步时序要求.该方法用于实际设计项目中,取得了非常好的效果.