论文部分内容阅读
引言
随着技术的进步，最新一代FPGA提高了带宽，收发器数量越来越多，可以在单个组件中实现多种通信协议标准。FPGA能够满足高速数据速率和带宽要求，它新的目标市场定位在电信设备生产厂商上，这些生产厂商主要为40G和100G以太网络(GbE)开发新一代桥接应用和交换解决方案。
本白皮书将介绍向100G接口过渡的关键推动力量，以及如何利用FPGA特有的功能来实现这一种高速接口。该通信协议的标准化进展对于其实现非常重要，使其最终能够降低关键昂贵组件的成本，以高性能价格比方式实现量产。符合公共接口标准有助于简化架构和组件运作。以太网络10/100/1000Mbps和10Gbps接口定义已经完善，目前的标准处于10Gbps以上接口的起草阶段。
数据中心以及核心网络系统中新出现的40GbE和100GbE标准，主要是依靠FPGA来链接本系统和其他通信协议的基础设备(包括光纤信道、Infiniband和SONET等桥接和数据汇集等应用)。LAN速率提高到千兆位，性能价格比最好的网络采用以太网络作为主要的数据链路通信协议，具体实现则由ASSP和FPGA完成。但是，当LAN、SAN和MAN速率超过1 0G之后，高性能价格比的网络采用了多种数据链路通信协议，必须使用多种ASSP，或者FPGA作为桥接组件来提供高性能价格比解决方案。
满足40/100G需求
FPGA经历了几个工艺世代的发展，满足了40/100G的需求，如图1所示。在130-nm工艺节点，FPGA仅支持3.125 Gbps，而现在的40-nm工艺节点能够支持10 Gbps以上的数据速率。
Altera Stratix IV GX FPGA有32个嵌入式收发器，支持600 Mbps到8.5 Gbps的数据速率，另外16个收发器支持600Mbps到6.5Gbps的数据速率(总共48个速率达到6.5 Gbps的收发器)。收发器包括实体编码子层(PCS)和实体介质附加子层(PMA)，这两个子层让Stratix IV FPGA能够实现标准和专用通信协议。图2所示为Stratix IV GX收发器模块结构图。
从一个工艺世代发展到下一个工艺世代，FPGA密度几乎加倍，过渡到更小的工艺尺寸能够大幅提高芯片中的系统整合度。增强FPGA的功能虽然很重要，但更重要的是以更低的功率消耗实现最尖端的系统性能。Stratix IV FPGA采用了成熟可靠的工艺，以及可编程功率消耗技术和动态芯片内匹配等架构创新技术，来降低40G和100G应用的系统功率消耗，同时支持较高的系统带宽。
关于Stratix IV FPGA低功率消耗工艺和架构创新技术的详细信息，请参考Altera的40-nm FPGA功率消耗管理和优势白皮书。
PMA是一种嵌入式宏，专门用于接收和发送芯片外高速序列数据流。PMA通道包括全双工通路(发送和接收)，具有I/O缓冲，可编程输出电压、预加重和等化、时钟数据恢复(CDR)和序化器/解序化器(SERDES)等模块。表1列出了Stratix IV GX FPGA每个通道的收发器功率消耗。在8.5 Gbps，Stratix IVGX收发器每通道功率消耗为165mW(仅PMA)。
Stratix IV GX收发器采用了先进的电源稳压和滤波技术，以降低发射器抖动，提高接收器抖动容限。因此，在实际系统链路中，收发器表现出优异的误码率(BER)性能。发送和接收锁相回路(P-L)芯片内稳压器、敏感模拟电路的仔细隔离以及大量使用晶元和封装去耦合电容，都有助于为收发器提供可靠的电源分配方案，同时为模拟电路提供非常干净的电源。图3显示了发射器在6.25 Gbps、8.5 Gbps和10Gbps运作时的眼框图。
对100 Gbps的需求
网络带宽快速增长的主要动力来自xDSL、FTTx、WiMAX和3G/4G平台等越来越多的宽带用户。IPTV，VoIP和在线游戏等网络带宽应用，以及大量的在线用户存取视频点播网站，也影响了对更大带宽的需求。今天，固网营运商以及有线电视网络经营商的专网同时存在，他们透过因特网提供广播和随选视频节目，以及机顶盒视频节目。这类服务网络采用IP技术，与节目内容来源和交付机制无关，在传送网络的核心部分有巨大的带宽要求。
带宽迅速增长，而今后的需求将会越来越大(图4)。目前的网络基础设施使用10GbE通信协议，能够进一步提高容量，但是从数据网络拓扑结构的角度来看，每个10-Gbps接口都需要单独的网络连接，因此，实现起来非常复杂。IEEE 802.3ad所规定的链路汇集将多个低速通路绑定在一起，是简化数据网络拓扑的一种方法，但是该方法也有局限，还不是最佳解决方案。毫无疑问的，随着40-Gbps通信协议在核心网络的实施，人们对高速界面的需求不断增长，其应用也在加速。目前使用的通信协议是采用802.3ae通信协议标准、单通路10G网络汇集的形式。当前的解决方案采用SONET/SDH和光纤传送网络(OTN)标准，但是，对40GbE标准有明显的需求。人们也非常关注100 Gbps，IEEE标准组织已经建议起草定义100GbE接口。
40GbE/100GbE接口的标准进展
IEEE 802.3高速研究小组(HSSG)成立于2006年，研究100GbE接口通信协议的市场需要和标准的制定(如图5所示)。2007年，采用了包括40-Gbps速率的另一个建议。建议扩展了10G Base-R频带冲突检测的载波监听多路存取(CSMA/CD)标准，以包括40Gbps和100 Gbps，其目标有：
·只包括全双工工作
·保留使用802.3 MAC的802.3/以太网络讯框格式
·保留当前802.3标准的讯框长度规范
·支持优于或者等于10E-12的BER
·兼容OTN，适应WAN应用。
HSSG于2008年8月提出最初草案，详细阐述了怎样实现该通信协议。对于评估该通信协议优缺点，在目前平台上进行原型开发等方面，FPGA市场将扮演重要角色。
802.3ba草案的MAC和PCS部分以软式核心逻辑的形式在FPGA架构中实现。如图6所示，MAC特性与传统的以太网络协议基本相同，不同之处在于100-Gbps数据汇集。802.3的PCS实现采用64/66编码方案，与802.3ae标准相同。
图7显示了PCS信道的发送通路。来自MAC的数据首先被编码，成为64B/66B区块连续串流，并被加密。66位加密后的数据透过简单的循环式机制，分布到20个虚拟通路(VL)上。同时，周期性地在 每个VL上加上特殊的标记(66B字符)。接收PCS模块使用这些标记来找到VL中的数据，去掉偏移，重新排序，恢复100G汇集数据流。这20个VL最终多任务复用到10通路PMA，每个独立的PMA通路运行在10.3125 Gbps。数据通过10个100G-10位接口(CTBI)通路解多任务复用。每个VL中的对齐标记可以实现频带内偏移机制。
图8显示了100G PCS模块的接收通路。接收信道将数据从10个(其中，n=10)通路解多任务复用至20个VL。接收通道去掉VL偏移，进行对齐，恢复66B数据流。接收通路上的每个VL有自己的专用FIFO缓冲区，缓冲区深度确定了设计的偏移容限。例如，深度为两个64位字符的FIFO缓冲容限达到128位偏移。
图9显示了VL的实现，只有当电子(n)和PMD(m)通路数量不相等时才需要它。当组件收发器通路不对称时，VL很容易实现这种转换。对于100G实现，采用64B/66B区块，100G汇集数据流被分到多个VL中，对齐模块在每个VL中插入。所采用的VL数量与n和m通路的最少公共多任务复用(LCM)数量成比例。实现100G最多需要20个VL，实现40G最多需要4个VL。虚拟通路支持接收通路进行偏移补偿，重新对齐VL，重新组合数据流，汇集为100G或者40G数据(64B/66B区块以正确的顺序排列)。
100G MAC解决方案
如图10所示，Altera的100G MAC解决方案(实现20个VL)使用Stratix IV GX FPGA和外部ASSP或者订制ASIC透过RXAUI(简化的XAUI接口，双倍速率运行)进行连接，采用了新一代10G PHY解决方案的MLD特性。
100G MAC IP由Altera合作伙伴MoreThanIP和Sarance提供，符合802.3ba标准。Altera致力于与合作伙伴密切合作，提供100G解决方案。
全面的系统解决方案
在系统侧接口上，Stratix IV FPGA透过20个数据速率高达6.375 Gbps的通路，使用Interlaken通信协议提供100G芯片至芯片接口。如图11所示，全面的解决方案为线路侧至系统侧提供专用100G数据通路。灵活的FPGA使用户能够在系统侧使用专用总线接口，连接专用接口和业界标准Interlaken接口。Interlaken解决方案由Sarance公司提供，与Interlaken联盟规范标准兼容。
这一种推荐的解决方案利用了当前的辅助系统和第三方MLD多任务复用PHY来提供40-nm技术节点的业界标准100G平台。Altera致力于为100G网络平台的实现提供最佳解决方案。
最佳100G系统解决方案
图12所示的最佳100G系统解决方案采用了领先的收发器技术，运作在10 Gbps以上，不需要具有MLD特性的外部10G PHY组件。这一个方案是真正的单芯片FPGA 1 00G解决方案，100G CFP光纤模块可直接与Altera Stratix IV GT FPGA连接。Stratix IV GT组件使用户能够在FPGA架构上灵活地采用流量管理、数据查询和数据处理等功能。
结论
Stratix IV组件系列满足了市场对高密度和低功率消耗的需求。它是唯一能够实现最佳40/100G解决方案的系列FPGA。在40-nm工艺节点，Stratix IV FPGA提供的资源是前所未有的，例如逻辑、芯片内存储器和DSP模块等。此外，Stratix IV FPGA支持40/100G设计，这些设计需要10G收发器，要求抖动非常低，以满足高速设计要求。该组件系列非常适合满足40G/100G设计需求。
随着技术的进步，最新一代FPGA提高了带宽，收发器数量越来越多，可以在单个组件中实现多种通信协议标准。FPGA能够满足高速数据速率和带宽要求，它新的目标市场定位在电信设备生产厂商上，这些生产厂商主要为40G和100G以太网络(GbE)开发新一代桥接应用和交换解决方案。
本白皮书将介绍向100G接口过渡的关键推动力量，以及如何利用FPGA特有的功能来实现这一种高速接口。该通信协议的标准化进展对于其实现非常重要，使其最终能够降低关键昂贵组件的成本，以高性能价格比方式实现量产。符合公共接口标准有助于简化架构和组件运作。以太网络10/100/1000Mbps和10Gbps接口定义已经完善，目前的标准处于10Gbps以上接口的起草阶段。
数据中心以及核心网络系统中新出现的40GbE和100GbE标准，主要是依靠FPGA来链接本系统和其他通信协议的基础设备(包括光纤信道、Infiniband和SONET等桥接和数据汇集等应用)。LAN速率提高到千兆位，性能价格比最好的网络采用以太网络作为主要的数据链路通信协议，具体实现则由ASSP和FPGA完成。但是，当LAN、SAN和MAN速率超过1 0G之后，高性能价格比的网络采用了多种数据链路通信协议，必须使用多种ASSP，或者FPGA作为桥接组件来提供高性能价格比解决方案。
满足40/100G需求
FPGA经历了几个工艺世代的发展，满足了40/100G的需求，如图1所示。在130-nm工艺节点，FPGA仅支持3.125 Gbps，而现在的40-nm工艺节点能够支持10 Gbps以上的数据速率。
Altera Stratix IV GX FPGA有32个嵌入式收发器，支持600 Mbps到8.5 Gbps的数据速率，另外16个收发器支持600Mbps到6.5Gbps的数据速率(总共48个速率达到6.5 Gbps的收发器)。收发器包括实体编码子层(PCS)和实体介质附加子层(PMA)，这两个子层让Stratix IV FPGA能够实现标准和专用通信协议。图2所示为Stratix IV GX收发器模块结构图。
从一个工艺世代发展到下一个工艺世代，FPGA密度几乎加倍，过渡到更小的工艺尺寸能够大幅提高芯片中的系统整合度。增强FPGA的功能虽然很重要，但更重要的是以更低的功率消耗实现最尖端的系统性能。Stratix IV FPGA采用了成熟可靠的工艺，以及可编程功率消耗技术和动态芯片内匹配等架构创新技术，来降低40G和100G应用的系统功率消耗，同时支持较高的系统带宽。
关于Stratix IV FPGA低功率消耗工艺和架构创新技术的详细信息，请参考Altera的40-nm FPGA功率消耗管理和优势白皮书。
PMA是一种嵌入式宏，专门用于接收和发送芯片外高速序列数据流。PMA通道包括全双工通路(发送和接收)，具有I/O缓冲，可编程输出电压、预加重和等化、时钟数据恢复(CDR)和序化器/解序化器(SERDES)等模块。表1列出了Stratix IV GX FPGA每个通道的收发器功率消耗。在8.5 Gbps，Stratix IVGX收发器每通道功率消耗为165mW(仅PMA)。
Stratix IV GX收发器采用了先进的电源稳压和滤波技术，以降低发射器抖动，提高接收器抖动容限。因此，在实际系统链路中，收发器表现出优异的误码率(BER)性能。发送和接收锁相回路(P-L)芯片内稳压器、敏感模拟电路的仔细隔离以及大量使用晶元和封装去耦合电容，都有助于为收发器提供可靠的电源分配方案，同时为模拟电路提供非常干净的电源。图3显示了发射器在6.25 Gbps、8.5 Gbps和10Gbps运作时的眼框图。
对100 Gbps的需求
网络带宽快速增长的主要动力来自xDSL、FTTx、WiMAX和3G/4G平台等越来越多的宽带用户。IPTV，VoIP和在线游戏等网络带宽应用，以及大量的在线用户存取视频点播网站，也影响了对更大带宽的需求。今天，固网营运商以及有线电视网络经营商的专网同时存在，他们透过因特网提供广播和随选视频节目，以及机顶盒视频节目。这类服务网络采用IP技术，与节目内容来源和交付机制无关，在传送网络的核心部分有巨大的带宽要求。
带宽迅速增长，而今后的需求将会越来越大(图4)。目前的网络基础设施使用10GbE通信协议，能够进一步提高容量，但是从数据网络拓扑结构的角度来看，每个10-Gbps接口都需要单独的网络连接，因此，实现起来非常复杂。IEEE 802.3ad所规定的链路汇集将多个低速通路绑定在一起，是简化数据网络拓扑的一种方法，但是该方法也有局限，还不是最佳解决方案。毫无疑问的，随着40-Gbps通信协议在核心网络的实施，人们对高速界面的需求不断增长，其应用也在加速。目前使用的通信协议是采用802.3ae通信协议标准、单通路10G网络汇集的形式。当前的解决方案采用SONET/SDH和光纤传送网络(OTN)标准，但是，对40GbE标准有明显的需求。人们也非常关注100 Gbps，IEEE标准组织已经建议起草定义100GbE接口。
40GbE/100GbE接口的标准进展
IEEE 802.3高速研究小组(HSSG)成立于2006年，研究100GbE接口通信协议的市场需要和标准的制定(如图5所示)。2007年，采用了包括40-Gbps速率的另一个建议。建议扩展了10G Base-R频带冲突检测的载波监听多路存取(CSMA/CD)标准，以包括40Gbps和100 Gbps，其目标有：
·只包括全双工工作
·保留使用802.3 MAC的802.3/以太网络讯框格式
·保留当前802.3标准的讯框长度规范
·支持优于或者等于10E-12的BER
·兼容OTN，适应WAN应用。
HSSG于2008年8月提出最初草案，详细阐述了怎样实现该通信协议。对于评估该通信协议优缺点，在目前平台上进行原型开发等方面，FPGA市场将扮演重要角色。
802.3ba草案的MAC和PCS部分以软式核心逻辑的形式在FPGA架构中实现。如图6所示，MAC特性与传统的以太网络协议基本相同，不同之处在于100-Gbps数据汇集。802.3的PCS实现采用64/66编码方案，与802.3ae标准相同。
图7显示了PCS信道的发送通路。来自MAC的数据首先被编码，成为64B/66B区块连续串流，并被加密。66位加密后的数据透过简单的循环式机制，分布到20个虚拟通路(VL)上。同时，周期性地在 每个VL上加上特殊的标记(66B字符)。接收PCS模块使用这些标记来找到VL中的数据，去掉偏移，重新排序，恢复100G汇集数据流。这20个VL最终多任务复用到10通路PMA，每个独立的PMA通路运行在10.3125 Gbps。数据通过10个100G-10位接口(CTBI)通路解多任务复用。每个VL中的对齐标记可以实现频带内偏移机制。
图8显示了100G PCS模块的接收通路。接收信道将数据从10个(其中，n=10)通路解多任务复用至20个VL。接收通道去掉VL偏移，进行对齐，恢复66B数据流。接收通路上的每个VL有自己的专用FIFO缓冲区，缓冲区深度确定了设计的偏移容限。例如，深度为两个64位字符的FIFO缓冲容限达到128位偏移。
图9显示了VL的实现，只有当电子(n)和PMD(m)通路数量不相等时才需要它。当组件收发器通路不对称时，VL很容易实现这种转换。对于100G实现，采用64B/66B区块，100G汇集数据流被分到多个VL中，对齐模块在每个VL中插入。所采用的VL数量与n和m通路的最少公共多任务复用(LCM)数量成比例。实现100G最多需要20个VL，实现40G最多需要4个VL。虚拟通路支持接收通路进行偏移补偿，重新对齐VL，重新组合数据流，汇集为100G或者40G数据(64B/66B区块以正确的顺序排列)。
100G MAC解决方案
如图10所示，Altera的100G MAC解决方案(实现20个VL)使用Stratix IV GX FPGA和外部ASSP或者订制ASIC透过RXAUI(简化的XAUI接口，双倍速率运行)进行连接，采用了新一代10G PHY解决方案的MLD特性。
100G MAC IP由Altera合作伙伴MoreThanIP和Sarance提供，符合802.3ba标准。Altera致力于与合作伙伴密切合作，提供100G解决方案。
全面的系统解决方案
在系统侧接口上，Stratix IV FPGA透过20个数据速率高达6.375 Gbps的通路，使用Interlaken通信协议提供100G芯片至芯片接口。如图11所示，全面的解决方案为线路侧至系统侧提供专用100G数据通路。灵活的FPGA使用户能够在系统侧使用专用总线接口，连接专用接口和业界标准Interlaken接口。Interlaken解决方案由Sarance公司提供，与Interlaken联盟规范标准兼容。
这一种推荐的解决方案利用了当前的辅助系统和第三方MLD多任务复用PHY来提供40-nm技术节点的业界标准100G平台。Altera致力于为100G网络平台的实现提供最佳解决方案。
最佳100G系统解决方案
图12所示的最佳100G系统解决方案采用了领先的收发器技术，运作在10 Gbps以上，不需要具有MLD特性的外部10G PHY组件。这一个方案是真正的单芯片FPGA 1 00G解决方案，100G CFP光纤模块可直接与Altera Stratix IV GT FPGA连接。Stratix IV GT组件使用户能够在FPGA架构上灵活地采用流量管理、数据查询和数据处理等功能。
结论
Stratix IV组件系列满足了市场对高密度和低功率消耗的需求。它是唯一能够实现最佳40/100G解决方案的系列FPGA。在40-nm工艺节点，Stratix IV FPGA提供的资源是前所未有的，例如逻辑、芯片内存储器和DSP模块等。此外，Stratix IV FPGA支持40/100G设计，这些设计需要10G收发器，要求抖动非常低，以满足高速设计要求。该组件系列非常适合满足40G/100G设计需求。