论文部分内容阅读
设计应用于流水线型ADC的全差分运算放大器．运放中共模反馈电路采用调节反馈深度和共用差分信号通路的新型结构来实现，用简单的结构实现了高环路增益，通过降低反馈系数的方法防止电路产生自激振荡，避免了因引用补偿电容带来的高成本和高设计难度．放大器采用两级折叠共源共栅结构并进行频率补偿，输出级采用推挽式AB类结构．设计的全差分运算放大器基于中芯国际（SMIC）0．35Fm工艺．后仿结果表明，放大器直流增益为100dB，负载为3pF时单位增益带宽为359MHz，相位裕度为68°，建立时间为12．3ns，满