论文部分内容阅读
本文基于Altera低成本FPGA设计并实现了一种高速8B/10B编码解码器,编码器和解码器均采用并行流水线设计,可以作为高速串行总线中的编码器和解码器用于保证直流平衡、提高时钟恢复能力等。在Altera公司软件平台QuartusⅡ上进行的综合和仿真结果表明,将该编解码器应用到基于CycloneⅢ设计的高速SERDES中,可获得超过1.25Gbps的单通道数据率,能够满足高速串行通信要求。