论文部分内容阅读
为了解决低采样速率数字化仪的现状，研制了基于四片ADC并行交替采样高速数字化仪。首先介绍了基于多片并行采样的原理，给出了基于FPGA和ARM数字化仪的整体设计方案；然后对并行交替采样的误差进行了理论分析并设计了Farrow结构的分数延时滤波器对并行时间误差进行校正；最后对数字化仪采样数据进行频谱分析实验。实验结果表明，研制的高速数字化仪能有效、快速地提高系统的采样率，且校正效果良好，在实际工程中有良好的应用前景。