论文部分内容阅读
摘 要：鉴频/鉴相技术广泛应用于卫星、无线通信和广播电视接收技术中。本文介绍ECL电路的逻辑功能；及由ECL集成E12040电路构成的数字鉴频/鉴相器的原理，分析其鉴频/鉴相的工作过程。
关键词：ECL电路，鉴频/鉴相器
ECL集成电路其逻辑功能具有“ 或 ”，“ 或非 ”门电路的逻辑功能，而其完成“ 或 ”，“ 或非 ”逻辑功能的是集成块中的一个差分放大器。ECL电路的特点，具有速度快、逻辑功能强，扇出能力大等优点。
ECL数字鉴相器，它具有数字鉴频∕鉴相功能。其 原理：当两个输入信号（脉冲序列），分别代表各自的相位。经鉴相器比较这两个脉冲序列的频率和相位即可得到与频率和相位差有关的输出。因它兼具鉴频作用，故称鉴频∕鉴相器。
为了便于对E12040鉴相器中的逻辑关系进行分析，在此先熟悉一下“或非门”组成的R-S触发器逻辑关系。
由“或非门”组成的R-S触发器电路如下图1-2
其逻辑关系如下：
S=1 R=0 Q=0 Q=1触发器置“1”。
S=0 R=1 Q=1 Q=0触发器置“0”。
S=0 R=0 触发器状态不变。
S=1 R=1 此时破坏了触发器的正常工作，不允许这种情况。
这就是由“或非门”组成的R—S触发器逻辑关系。熟悉了“或非门”构成的R-S的输入与输出的逻辑关系后，下面对E12040进行分析。
E12040的内部电路如图1-3：
由E12040内部电路知，E12040鉴相器是由九个“或非门”组成。其中的两个R-S触发器都是由两个“或非门”构成，G1-G3和G2-G4构成一个R-S触发器。当有两个信号输入时，则就比较两输入脉冲信号的频率和相位，在输出端U或D就有相应的正脉冲输出，这输出的正脉冲电压就是与频率和相位相关的电压，经滤波后去调节压控振荡器的频率和相位，使其与输入信号的频率和相位同步，环路即被锁定。
下面通过两个信号R和V的频率fR和fV相同，（但相位QR和QV不同）以及fR和fV不同的两种情况来进一步具体说明E12040鉴频/鉴相器的工作原理。
根据电路图1—3可以看出输入信号和输出信号之间有如下的逻辑关系：
由上面的逻辑关系，可以看到，如果输出D、U要为高电平，那么V1、V2、Q1、Q2、V5都必须是低电平，而V1、V2、Q1、Q2为低电平时，V5为高电平，因此我们可以得到这样一个结论U、D不能同时为高电平。
为了分析图1-3的工作原量（这里用正逻辑关系）设fR=fv，QR超前于Qv，当R、V为低电平“0”V1、V2高电平“1”时，Q1、Q2、V5、U、D均为低电平“0”。当信号R为高电平，V为低电平时，V1变为低电平，V2保持原来的高电平，Q1、Q2、V5、D的维持原来的低电平，此时，输出信号U变为高电平。当输入信号V由低电平变为高电平，且输入信号R的为高电平时，V1的电平的为低电平，V2的电平则由高电平变为低电平，V5将产生一个正尖脉冲，使Q1、Q2的电平由低电平变成高电平（在这里没有考虑G5的延时情况）使得输出信号U由高电平变为低电平，输出端D的信号器将产生一个正尖永冲，但这一情况，一般都没有考虑，则D端输可看成一直保持低电平。当输入信号R由高电平变为低电平，同时输入信号V仍保持高电平时，V1将由低电平变为高电平。Q1由高电平变成低电平，V2的状态仍保持低电平。Q2的状态保持原理未变电平。U、V5、D都维持其原低电平状态；当V由高电平变为低电平，且输入信号R仍为低电平时，V1仍为高电平，Q1也仍为低电平，V2则由低电平变为高电平，Q2则由高电平变为低电平。V5、D、U都保持低电平。当下一个输入信號R的脉冲以及相位滞后的另一输入信号V的脉冲到来后，各点输出电平和输出信号UD将重复上面分析的情况过程。
经过分析E12040的逻辑电路，可以得出这样一个结论：如果两输入信号频率相等，但信号R的相位超前于输入信号V，则只有U端才能输出一串正脉冲，而D端输出一直是低电平即无输出。反之，则只有D端才能输出一串正脉冲，U端则无输出。
根据同样的分析方法，我们可以得到：如果fR>fv时则只有U端才能输出，而D端无输出。同样反之，则只有D端才有输出，U端则无输出。现将输入信号的相位与输出状态和输入信号的频率与输出状态的关系归列于下面的表中：
当fR=fv ，QR≠QV时E12040输出状态如表1-1。
当fR≠fv时E12040输出状态如表1-2。
从这两个表中我们可以一目了然的看出输入信号的相位或频率与输出状态的关系。
现在根据E12040的原理图1—3以及输出信号与输入信号之间的逻辑关系，列出此电路的真值表，如表1-3。
表1—3 E12040部份真值表：
此表只是E12040的一部分，并不是完整的真值表，此部分真值表就能测试E12040的全部功能，其中X—表示不确定。
根据E12040的逻辑关系或和部分真值表，可以画出，当两个输入信号fR=fV，而其相位QR超前QV，和Qv超前于QR的波形图；以及两输入信号的频率fR>fv和fv>fR情况的波形图。
上述四种情况的波形图分别见图1-4，图1-5图1-6和图1-7。
从图1-4和图1-5可以看出，当两个输入信号的频率相等，但其相位不同时（即QR>QV或QV>QR）输出信号脉冲的宽度即U（或D）的宽度，就是两个输入信号相位差的大小，即输出脉冲电压就是两输入信号经E12040鉴相后，输出的与两输入信号相关的误差电压。这就是E12040的鉴相原理。
根据同样的分板方法，结合图1-6和图1-7，当两个输入信号频率不相等时，即fR>fv或fv>fR时输出信号脉冲的宽度即U或D的宽度与两个输入信号频率差成正比，即当两个输入信号的频率差越大时E12040输出的脉冲宽度就更宽，也就是鉴相器输出的频率相关的误差，电压就更大，使环路的捕捉过程加快，这就是E12040的鉴频过程。根据图1-4至图1-7我们可以得出这样一个结论：当两输入信号频率相等时E12040起鉴相作用，且相位超前的那一路的输出端才有输出，相人命关天 滞后的那一输出端无输出；当两输入信号频率不相等时，E12040鉴频作用，同时频率高的那一输出端才有输出，频率低的那一路的输出端无输出。这就是E12040的鉴频原理。
E12040鉴频/鉴相特性是以E12040输出的误差控制电压V控为纵座标，以相位或频率差为横轴座标（fR为基准）可得其鉴频/鉴相特性曲线，如图1-8所示：
由图可以看出E12040的线性鉴相范围是0～±2л内，±2л之外是fR>fv和fv>fR饱和到非线性鉴频区。由图1-4到图1-7可以看出，输入信号相位（频率）误差的大小最终表现为输出占空比，即输出脉冲宽度与周期之比不同。
参考文献：
[1]聂礼通. 射频锁相环中鉴频鉴相器和电荷泵的设计[D].东南大学，2016.
[2]汪伟江. 低电压低功耗鉴频鉴相器与电荷泵的设计[D].东南大学，2016.
关键词：ECL电路，鉴频/鉴相器
ECL集成电路其逻辑功能具有“ 或 ”，“ 或非 ”门电路的逻辑功能，而其完成“ 或 ”，“ 或非 ”逻辑功能的是集成块中的一个差分放大器。ECL电路的特点，具有速度快、逻辑功能强，扇出能力大等优点。
ECL数字鉴相器，它具有数字鉴频∕鉴相功能。其 原理：当两个输入信号（脉冲序列），分别代表各自的相位。经鉴相器比较这两个脉冲序列的频率和相位即可得到与频率和相位差有关的输出。因它兼具鉴频作用，故称鉴频∕鉴相器。
为了便于对E12040鉴相器中的逻辑关系进行分析，在此先熟悉一下“或非门”组成的R-S触发器逻辑关系。
由“或非门”组成的R-S触发器电路如下图1-2
其逻辑关系如下：
S=1 R=0 Q=0 Q=1触发器置“1”。
S=0 R=1 Q=1 Q=0触发器置“0”。
S=0 R=0 触发器状态不变。
S=1 R=1 此时破坏了触发器的正常工作，不允许这种情况。
这就是由“或非门”组成的R—S触发器逻辑关系。熟悉了“或非门”构成的R-S的输入与输出的逻辑关系后，下面对E12040进行分析。
E12040的内部电路如图1-3：
由E12040内部电路知，E12040鉴相器是由九个“或非门”组成。其中的两个R-S触发器都是由两个“或非门”构成，G1-G3和G2-G4构成一个R-S触发器。当有两个信号输入时，则就比较两输入脉冲信号的频率和相位，在输出端U或D就有相应的正脉冲输出，这输出的正脉冲电压就是与频率和相位相关的电压，经滤波后去调节压控振荡器的频率和相位，使其与输入信号的频率和相位同步，环路即被锁定。
下面通过两个信号R和V的频率fR和fV相同，（但相位QR和QV不同）以及fR和fV不同的两种情况来进一步具体说明E12040鉴频/鉴相器的工作原理。
根据电路图1—3可以看出输入信号和输出信号之间有如下的逻辑关系：
由上面的逻辑关系，可以看到，如果输出D、U要为高电平，那么V1、V2、Q1、Q2、V5都必须是低电平，而V1、V2、Q1、Q2为低电平时，V5为高电平，因此我们可以得到这样一个结论U、D不能同时为高电平。
为了分析图1-3的工作原量（这里用正逻辑关系）设fR=fv，QR超前于Qv，当R、V为低电平“0”V1、V2高电平“1”时，Q1、Q2、V5、U、D均为低电平“0”。当信号R为高电平，V为低电平时，V1变为低电平，V2保持原来的高电平，Q1、Q2、V5、D的维持原来的低电平，此时，输出信号U变为高电平。当输入信号V由低电平变为高电平，且输入信号R的为高电平时，V1的电平的为低电平，V2的电平则由高电平变为低电平，V5将产生一个正尖脉冲，使Q1、Q2的电平由低电平变成高电平（在这里没有考虑G5的延时情况）使得输出信号U由高电平变为低电平，输出端D的信号器将产生一个正尖永冲，但这一情况，一般都没有考虑，则D端输可看成一直保持低电平。当输入信号R由高电平变为低电平，同时输入信号V仍保持高电平时，V1将由低电平变为高电平。Q1由高电平变成低电平，V2的状态仍保持低电平。Q2的状态保持原理未变电平。U、V5、D都维持其原低电平状态；当V由高电平变为低电平，且输入信号R仍为低电平时，V1仍为高电平，Q1也仍为低电平，V2则由低电平变为高电平，Q2则由高电平变为低电平。V5、D、U都保持低电平。当下一个输入信號R的脉冲以及相位滞后的另一输入信号V的脉冲到来后，各点输出电平和输出信号UD将重复上面分析的情况过程。
经过分析E12040的逻辑电路，可以得出这样一个结论：如果两输入信号频率相等，但信号R的相位超前于输入信号V，则只有U端才能输出一串正脉冲，而D端输出一直是低电平即无输出。反之，则只有D端才能输出一串正脉冲，U端则无输出。
根据同样的分析方法，我们可以得到：如果fR>fv时则只有U端才能输出，而D端无输出。同样反之，则只有D端才有输出，U端则无输出。现将输入信号的相位与输出状态和输入信号的频率与输出状态的关系归列于下面的表中：
当fR=fv ，QR≠QV时E12040输出状态如表1-1。
当fR≠fv时E12040输出状态如表1-2。
从这两个表中我们可以一目了然的看出输入信号的相位或频率与输出状态的关系。
现在根据E12040的原理图1—3以及输出信号与输入信号之间的逻辑关系，列出此电路的真值表，如表1-3。
表1—3 E12040部份真值表：
此表只是E12040的一部分，并不是完整的真值表，此部分真值表就能测试E12040的全部功能，其中X—表示不确定。
根据E12040的逻辑关系或和部分真值表，可以画出，当两个输入信号fR=fV，而其相位QR超前QV，和Qv超前于QR的波形图；以及两输入信号的频率fR>fv和fv>fR情况的波形图。
上述四种情况的波形图分别见图1-4，图1-5图1-6和图1-7。
从图1-4和图1-5可以看出，当两个输入信号的频率相等，但其相位不同时（即QR>QV或QV>QR）输出信号脉冲的宽度即U（或D）的宽度，就是两个输入信号相位差的大小，即输出脉冲电压就是两输入信号经E12040鉴相后，输出的与两输入信号相关的误差电压。这就是E12040的鉴相原理。
根据同样的分板方法，结合图1-6和图1-7，当两个输入信号频率不相等时，即fR>fv或fv>fR时输出信号脉冲的宽度即U或D的宽度与两个输入信号频率差成正比，即当两个输入信号的频率差越大时E12040输出的脉冲宽度就更宽，也就是鉴相器输出的频率相关的误差，电压就更大，使环路的捕捉过程加快，这就是E12040的鉴频过程。根据图1-4至图1-7我们可以得出这样一个结论：当两输入信号频率相等时E12040起鉴相作用，且相位超前的那一路的输出端才有输出，相人命关天 滞后的那一输出端无输出；当两输入信号频率不相等时，E12040鉴频作用，同时频率高的那一输出端才有输出，频率低的那一路的输出端无输出。这就是E12040的鉴频原理。
E12040鉴频/鉴相特性是以E12040输出的误差控制电压V控为纵座标，以相位或频率差为横轴座标（fR为基准）可得其鉴频/鉴相特性曲线，如图1-8所示：
由图可以看出E12040的线性鉴相范围是0～±2л内，±2л之外是fR>fv和fv>fR饱和到非线性鉴频区。由图1-4到图1-7可以看出，输入信号相位（频率）误差的大小最终表现为输出占空比，即输出脉冲宽度与周期之比不同。
参考文献：
[1]聂礼通. 射频锁相环中鉴频鉴相器和电荷泵的设计[D].东南大学，2016.
[2]汪伟江. 低电压低功耗鉴频鉴相器与电荷泵的设计[D].东南大学，2016.