论文部分内容阅读
研究了在特定工艺条件下进行高速低功耗集成电路设计的相关问题，包括结构设计、电路设计和工艺角的影响。提出用CMOS逻辑电路完成超高速电路设计的思想，利用CSM0．35／1mCMOS工艺设计完成了速率为3．125Gb／s的4：1复接器芯片。该系统采用树型结构，由两个并行的低速2：1复接单元和一个高速2：1复接单元级联而成。核心电路锁存器在低速单元中用带有电平恢复的4T电路构成，在高速单元中用动态传输门构成；选择器则用CMOS传输门构成的双路开关实现，每一电路都只用4只晶体管实现。芯片面积为0．39mm2。芯片