论文部分内容阅读
分析了基于FIPS的乘加器结构的VLSI实现随着操作数宽度的变化，速度和面积的变化趋势；提出了一种改进FIPS算法，解决了采用流水线结构的数据通路导致的数据迟滞问题。在SMIC 0．18μm CMOS工艺下，基于该改进算法，设计了一个128位操作数位宽的模乘器，与基于原算法的设计相比，硬件面积增加约5％，效率提高了约42％。利用该模乘器进行1024位RSA运算时，速度可达1．1Mbps。