论文部分内容阅读
高速乘法器在数字信号处理等方面具有重要的应用价值,而且正成为许多高速电路设计的瓶颈。目前大多乘法器是在针对具体工艺的技术上进行设计,而本文设计实现的乘法器是建立在RTL基础上的,可以十分方便应用在不同的工艺。设计的乘法器采用了Booth编码和Wallace-Tree及Carry-Look-Ahead相结合的方法,最长延时可以达到4.2ns(0.35u 3.3V 25℃)。