论文部分内容阅读
针对高速长线数据传输中可靠性低的问题,提出了一种均衡可靠性和高速传输的设计.设计中以LVDS作为传输高速接口,FPGA作为逻辑控制芯片,在硬件电路上加入均衡电路和软件程序上采用正反差错编码方式两方面提高传输可靠性.对总体设计方案和各电路模块进行了详细介绍和分析,以及对程序的实现进行了描述.最后给出了设计的试验结果,验证了本设计的传输可靠性.