论文部分内容阅读
论文设计了MCML反相器和带复位端的锁存器逻辑电路,基于SMIC 0.18标准CMOS工艺库,用HSpice对所设计的逻辑电路进行了仿真。用所设计的MCML逻辑单元设计了鉴相器模块,并进行了仿真。结果表明,与传统的CMOS鉴相器相比,所设计的鉴相器在1GB/s时钟信号、电源电压为1.8V的条件下功耗为1.648m W,有较小的死区和较高的精度。所设计的鉴相器可以用于高速全数字锁相环的设计。