论文部分内容阅读
传统线性加减计数器的进位结构制约了计数器硬件在高速度下的应用,将通讯系统中的伪随机序列的原理应用在计数中便可达到高速计数的目的.本文通过详细介绍4位伪随机计数器来说明伪随机计数器的原理.进而寻求实现任意位伪随机计数器的公式,即本原多项式.最后介绍了一些经过FPGA仿真的实验数据,数据对比了加减计数器和伪随机计数器在运算速度上的显著差距.