论文部分内容阅读
系统以AT89S52单片机为控制核心，利用高速FPGA（Cyclone）来发生DDS信号，并对跳频信号进行控制，完成对跳频码发生器的设计。跳频信号采用DDS滤波实现。系统跳频输出频率范围为10-15MHz，单频输出时频率稳定度为1×10^-5、频率精确度为1×10^-6，最小频率间隔跳频为10kHz，最大允许输入跳频点为50个，跳频速率高达100000跳/秒。跳频点数和具体跳频点可由外界通过键盘输入给定。经测试，跳频速率较快，输出波形较好。