论文部分内容阅读
介绍了传统的超前-滞后型数字锁相环提取位同步信号的原理，提出了一种改进的简单快速的位同步FPGA实现方法，该方法首先在输入码元出现的半周期内得到码元与位同步信号的相位差在附加门、扣除门的有效时间内，该相位差控制附加、扣除脉冲的个数，使输入码元与位同步信号快速达到同步。阐述了实现方案和模块设计，并用VHDL语言编程实现，maxplusⅡ下编译、综合、仿真、下载到FPGA芯片。仿真及实验表明：位同步建立时间只需一个码元周期，位同步快速实现。