论文部分内容阅读
在数字同步接收系统中使用插值法提取定时信号的过程中,由于插值滤波器的频域特性是非理想的,为了减小插值器频域内的失真而引起的插值误差,提出了一种改进型的插值结构。该方法在插值之前对输入的信号进行上采样,分析表明该方法可降低插值滤波器的阶数,减少乘法器的使用,从而大大地减少了运算量,降低了系统的实现成本。