论文部分内容阅读
提出了一种应用于JPEG 2000标准的高速MQ编解码器的VLSI架构.该架构对JPEG 2000中的标准MQ编解码流程进行了优化,采用条件判断归纳化简、零检测和整体移位等方法来达到高速编解码的目的.采用3级流水线结构的MQ编解码器架构,编解码器的工作效率可以达到1 bit/cycle,并且在速度与面积之间达到了很好的平衡.