论文部分内容阅读
在当前高端通信系统等复杂的电路板上，设计人员日益需要为各种DSP、FPGA、ASIC及微处理器提供更多电压轨。这样就对电源系统的设计提出了挑战，需要在存在由高速数字电路造成的电流瞬态情况下尽可能降低电压偏移。在采用诸如最新的千兆赫DSP、FPGA、ASIC与微处理器等高级IC时．电流瞬态中的输出电压峰值偏移问题越来越值得关注。