论文部分内容阅读
为分析导弹发射过程中采集的图像参数,需要将数据存储以便于读取回收。本文采用FPGA作为核心逻辑控制器,针对双路弹上高速LVDS图像数据采集及数据回读进行了硬件设计,并且对其时序控制逻辑进行了设计与优化。通过验证,此通道的设计保证了双路高速LVDS图像数据接收和数据回读的正确性,完成了数据记录和数据回收的功能。