论文部分内容阅读
为了解决高速数据流的连续记录／读取与存储介质速度慢之间的矛盾，文中用FPGA设计了基于RAID结构的并行处理接口，实现了高速数据的分割降速、合并／恢复、纠错重构，解决了高速数据流连续存储中的I／O瓶颈问题。并行处理接口采用了流水线的设计方式及动态的逻辑配置，使得系统性能得到很大的优化，解决了高速数据处理中的延迟、数据错误、工作时序不同步等问题。并行处理接口最终在实验系统中实现了对高达160MB／S连续实时数据流的处理。