论文部分内容阅读
分析了JPEG2000中的MQ算术解码算法,在进行算法优化的基础上,提出了一种基于4级流水线的高性能MQ解码器结构.在Quartus开发环境下对设计进行RTL级描述,用Modelsim进行了相应的功能仿真;针对Altera系列FPGA Cyclone EP2C35F484C8进行综合,并完成时序仿真.实验结果表明:该设计的最高工作频率可达37.64 MHz,占资源为557个LE,在利用有限资源的情况下可大幅度提高其速度.