论文部分内容阅读
为了满足SoC系统对低功耗和高性能模数转换器ADC的需求，文中设计了一种双采样1．2V7位125Mb／s流水线模数转换器。该双采样流水线模数转换器是由两个转换通道组成，两个转换通道之间采用时钟交织技术。为了减小整个模数转换器的功耗和面积，同时消除采样时序失配问题，文中提出了一种在两个通道之间共用运算放大器的电路结构以及相应的工作时序关系。该模数转换器采用0．13-μmCMOS1p8m工艺实现。仿真结果表明，该模数转换器的最大SNDR为43．38dB，有效位数ENOB为6．8位。在电源电压为1．2V，采样速