论文部分内容阅读
提出了一种基于优化时间重叠技术的10位300MHz采样率4路并行流水线A／D转换器的设计方法，该方法降低了对运算放大器的要求。通过理论计算和实例设计，证明了此低功耗设计方法的显著效果。设计了一个用于前端的运算放大器，在CSM0．35μmCMOS工艺、3．3V电源电压下，该运放的增益为106dB，单位增益带宽为402MHz，建立时间为8．8ns。采用优化时间重叠技术后，可满足4路并行300MHz采样率的要求，功耗仅为8．57mW，可大大降低整个并行流水线A／D转换器的功耗。