论文部分内容阅读
摘 要 光纤通道航电总线传输速率高达1Gbps以上，服务类型灵活，实时性很强，支持多种上层协议。要实现对光纤通道航电总线数据的采集，对当今的CPU处理速度、数据存储、数据传输等技术带来前所未有的挑战。针对光纤传输数据高速性的特点，设计出基于高速外设互联组件（Peripheral Component Interconnect Express，PCIe）总线技术的光纤通道航电数据采集系统。
关键词 光纤通道；航电总线；PCIe；数据采集
中图分类号：TP391.9 文献标识码：A 文章编号：1671-7597（2013）11-0000-00
随着航电系统集成化、综合化、高速化的发展趋势，航电总线对数据传输速率的要求越来越高，而传统的总线带宽已远远不能满足通信的需求。光纤通道（Fiber Channel）是新一代航空电子高速串行总线，具有高实时性、高可靠性和高带宽等优点，且支持多种上层协议。因此，以光纤通道数据总线来替代传统总线将成为先进的综合航电系统 互联的必然选择。
1 光纤通道在航空电子环境的应用
1.1 光纤通道技术简介
FC定义了点对点（Point-To-Point）、仲裁环（Arbitrated Loop）和交换机（Fabric）三种基本的拓扑结构。FC的传输速率高达2Gbps，以后可支持10Gbps以上；支持通道传输和网络传输两种方式，且支持多种上层协议；它能够实现单工、半双工和全双工的通信模式，并可以实现不同速率的通信联接。光纤通道具有高可靠性、高实时性、高性价比并具有开放式网络等特征，能够满足当今时代对海量数据高速传输的需求，其在数据延迟、带宽、传输介质和距离、错误检测、可靠性、优先级等方面均适用于航空电子系统。
1.2 FC-AE概述
为了在航空电子环境中应用光纤通道技术而定义了有关在航空电子环境中应用的协议子集FC-AE（Fiber Channel Avionics Environment），它规范了在航空电子环境中光纤通道交换网络与环路拓扑连接设备的选择。美国已经将光纤通道航电总线技术应用在其新一代战机中。
美国国家标准委员会（ANSI）成立一个分委员会（ANST FC-AE），研究将光纤通道技术用于航空电子环境，并制定出专门的子集，即FC-AE（光纤通道航空电子环境）。
2 光纤通道航电总线采集系统设计方案
目前光纤传输的速率达2 Gbps甚至更高，所以对基于光纤通道的航电总线数据采集，必须设计一个实时的高速光纤通道总线数据采集系统，保证系统接收到的信号不丢失数据。设计选用标准PCIe总线作为系统的传输总线。系统分为硬件和软件两部分，硬件设计主要完成机上航电总线光纤数据到采集设备内存的传输，具体过程为采集系统光口接收机上航电总线的光信号，通过光电转换器输送到现场可编程阵列（Field Programable Gate Array，FPGA）内部，在FPGA内实现PCIe协议，通过PCIe总线传输到航电数据采集器内存。软件部分主要完成对采集的数据进行完整性检测和余度去除。系统按照配置文件要求，选择用户关心的数据，附加测试系统IRIG-B时间标记，生成IENA格式的网络数据包，通过千兆以太网传送到机载通用数据记录器进行记录；同时通过百兆以太网传送到网络交换机，与通用参数采集器送来的网络数据包一起送往网络数据选择设备。网络数据选择设备对送来的数据包进行筛选，提取用户关心的参数送往遥测系统进行实时监控。
图1 系统设计方案
3 硬件设计
本系统硬件设计的关键是确保实时高速的数据接收。硬件的工作过程为通过光纤接收前端数据，经FPGA的硬核把串行数据恢复为并行数据，并且附加测试系统时间标记，恢复出的数据放入DDR2缓存，然后主机以直接存储器存取（Direct Memory Access，DMA）方式读入内存待用户应用软件处理。硬件设计的整体框图，如图2所示。
图2 硬件设计框图
由图所示硬件平台主要由FPGA、XMC模块及光电转换电路、PCIe端点模块及总线逻辑、DMA控制逻辑，FLASH和DDR2高速缓存模块，电源管理模块，时钟管理模块和复位电路等组成。
3.1 FPGA
根据FC-ASM协议处理的要求，通过是否支持PCIe 4Lanes接口、是否具PowerPC处理器硬核、以及逻辑规模三个方面综合考虑器件选型。V5系列器件的FXT系列同时具备PCIe和PowerPC硬核，对于接口的设计难度降低，同时该系列器件逻辑规模更大，可以满足设计升级更改的需要，其采购成本从长期来成本低，综合考虑后采用V5的FXT系列。
该系列器件具备PowerPC440的处理器硬核以及PCIe 8Lanes的硬核，在不占用逻辑资源的情况下为用户提供高速处理的通信接口。其中PowerPC440处理器的性能主要指标如下。
两个PowerPC核心，单核心最高主频550MHz，处理能力1000DMIPS；7级流水线，单周期多指令以及指令乱序执行能力；具备一级数据和指令Cache，大小均为32KB；采用Switch总线结构，并集成DMA控制器；XC5VFX200T器件提供了多达960个用户IO和24路的RocketIO，其RocketIO串行接口具备如下特性：支持150Mbps～6.5Gbps多种通信速率；支持CRC编码生成和校验；接收器可以根据编程实现时间均等功能；支持SATA、PCIe、RapidIO以及FC等多种高速通信接口编码和电平特性。
3.2 PCIe总线逻辑
3.2.1 PCIe总线介绍
PC Ie总线是INTEL于1997年提出的第3代I/O互连标准。它拥有很好的灵活性，一个PC Ie使用的物理连接配置不同的链路来实现不同设备之间通信带宽的要求。它采用的是点对点技术，对系统内的所有设备分配独立的通道资源，提高数据传输率。PCIe总线在通信模式方面采用时钟数据恢复同步技术，保障时钟和数据在传输过程中的同步性，从而保证了数据传输的可靠性。 3.2.2 PCIe接口设计
本设计选用带有硬核的V5系列的FPGA实现PC Ie总线逻辑。FC-ASM协议处理选用V5系列器件，该系列器件最多支持3个PCIe硬核，单个硬核最大可以达到8 Lanes的通信速率，同时该PCIe接口具备如下特点：最大支持PCIe 8 Lanes，带宽可达双向40Gbs；兼容PCIe 1.1规范；管理控制、系统以及事务接口分离，可以较大提高设计灵活性；支持消息中断方式（MSI）；提供第三方DMA引擎设计参考，可实现Direct Slave的DMA读写访问操作；兼容传统的PCI软件架构，具备较好的软件兼容性；有可选的硬核用于设计，可有效降低器件逻辑规模；具备32bit、64bit的用户逻辑访问接口；支持PC机WinDriver等驱动开发环境，能够减少PC上驱动开发的工作量。
PCI e硬核结构图如图3所示，包含传输层、链路层、物理层应用层及相应的状态配置模块。在该逻辑的结构的基础上增加DMA引擎，位于事务层之上，接管到主机所有的FC帧的数据内容传输，局部端使用32bit接口，逻辑工作速度至少50MHz，提供至少200MB/s的主机通信带宽。在该接口的设计中使用V5器件集成的PCIe硬核完成FIC设备主机接口的设计，通过在User Application接口（PCIe Local接口）增加DMA以及ASM协议调度收发逻辑，并挂接相应的资源完成设备控制和协议处理功能。该部分的接口需要实现如下的访问控制功能：
1）ASM消息缓冲双口的Burst读写访问功能。
2）信息交换区的Burst读写访问功能；设备控制寄存器读写访问。
3）硬件DMA读写操作的主动发起和控制功能。
4）消息发送接收配置区的读写访问操作。
5）PCIe设备配置功能。
PCIe接口的是主机和FC设备进行数据交互的接口，主机对FC所有资源的访问都是通过PCIe接口实现的。
3.3 DMA控制器
基于PCIe总线的航电数据采集系统数据传输使用DMA模式。它的使用可以实现低CPU占用率、高性能、高数据传输率，适用于高速海量数据交互的场合。有测试表明DMA传输模式比简单数据传输模式速率高4倍还多。本地DMA控制器是基于FPGA实现。因此，设计中采用DMA模式进行数据传输。
3.4 复位电路
将三个全局复位源：复位开关MR和来自板间连接器的MRSTI#，经二极管组合后送给复位芯片，该芯片是一组CMOS监控电路，能够监控电源电压、电池故障和微处理器（MPU）或微控制器（MCU）的工作状态。复位信息经过复位芯片过滤后再输入FPGA中，再由FPGA复位模块中的FLASH、双口等需要复位的芯片。另外在复位芯片输入端将DONE信号和全局复位信号进行组合，确保FPGA逻辑加载在复位结束前完成。复位电路示意图见图4。
图4 复位电路图
3.5 电源
模块采用5 V直流供电，经过电压转换器件产生各种所需电压。采用DC/DC实现输入至3.3 V、1.8 V、2.5 V、1.0 V的电源转换，DC/DC能够提供双路各8A的连续电流输出，输入电压范围为0.6 V至5 V，输出最低电压为0.6 V，具有短路和过压保护功能。FPGA的高速串行I/O设计的关键是电源的设计，高速串行I/O工作需要2个1 V（MGTAVCC和MGTAVCCPLL）和1.2 V（MGTAVTT）两种电压，这两种电压需要良好的纹波特性，要求纹波不能大于25mVpp。为此设计中选用性能良好的线性电源LDO进行供电。
4 软件设计
系统软件主要由硬件驱动程序和应用程序组成。应用程序包括地面监管软件与机载任务软件。
4.1 驱动程序的设计
设备驱动软件主要用于实现模块设备的驱动支持，由设备管理驱动，监控管理驱动以及时统管理驱动等模块组成，提供标准的设备驱动控制接口以及中断管理的支持。所有的驱动软件采用统一的API接口形式，保证软件具备较好的可读性和可维护性。
设备驱动软件接口函数都具有如下的基本结构：
indcode = ProcName （Par1， Par2， ...）
其中：
ProcName：驱动接口函数名；
Par1， Par2，...：相应函数的输入输出参数；
indcode：返回值，返回值表明函数的执行情况
4.2 应用程序的设计
机载任务软件运行在光纤通道数据采集器上，采用VxWorks5.5操作系统，用于实现光纤通道数据采集器的设备管理、监控管理，以及监控数据的解包/打包等应用处理功能。光纤通道数据采集器机载系统软件接收FC监控端口的数据，根据机载配置文件的设置，从相应的FC帧中提取用户所关心的参数，同时附加从IRIG-B接口获取的时标信息（标记的时间是本网络包第一个光纤通道数据到达的时刻），以IENA网络数据包格式组包，通过以太网接口发往记录设备或遥测设备。
图5 机载任务软件流程图
光纤通道数据采集系统地面监管软件运行于专用编程检查装置上，采用百兆/千兆以太网建立与机载任务软件的通信，应用于FC数据采集系统中。在地面综合联试环境下，实现对光纤通道航电总线采集器配置文件、采集格式、记录数据格式等信息的编程设置和控制，并实现采集数据的在线监控和实时存储功能，软件界面友好、便于用户操作；并为机载嵌入式任务软件提供配置文件加载的支持。
地面监管软件与机载任务软件采用客户端/服务器交互模式，通过百兆/千兆以太网建立与FC网络数据采集器之间的通信连接，具备系统维护功能、配置功能、监视功、数据采集回放、工程管理等功能。
5 结束语
本设计实现了基于PCIe总线技术的光纤通道航电数据采集系统。在与机上航电系统联试中得到了实际的验证，填补了现有机载数据采集系统不能采集光纤通道航电总线数据的缺口。本系统采用PowerPC440处理器，以VxWorks5.5为操作平台，利用FC监控成熟技术，使得该系统操作方便，扩展性好，开发周期短，用户界面友好，可靠性高。另外本系统不但可以对光纤通道航电总线数据进行采集，而且能实现对所有基于光纤通道的总线数据进行采集。
参考文献
[1]Fibre Channel Avionics Environment[S].ANSI.2002.
[2]Fibre Channel Framing And Signaling，NCITS working draft proposed American National Standard for Information Technology，Rev 1.70[S].2002.2.8.
[3]Fibre Channel Avionics Environment，NCITS working draft proposed American National Standard for InformationTechnology，Rev2. 6[S].2002.2.7.
[4]马萍，唐卫华，李绪志.基于PCIExpress总线高速数采卡的设计与实现[J].微计算机信息，2008，24（9-1）：116-118.
[5]杨阿锋，吴帅，刘凯.PCIe接口高速数据传输卡的驱动程序开发[J].中国测试技术，2008，34（2）：115.
作者简介
张袁志（1985-），男，硕士，助理工程师，研究方向：机载测试。
关键词 光纤通道；航电总线；PCIe；数据采集
中图分类号：TP391.9 文献标识码：A 文章编号：1671-7597（2013）11-0000-00
随着航电系统集成化、综合化、高速化的发展趋势，航电总线对数据传输速率的要求越来越高，而传统的总线带宽已远远不能满足通信的需求。光纤通道（Fiber Channel）是新一代航空电子高速串行总线，具有高实时性、高可靠性和高带宽等优点，且支持多种上层协议。因此，以光纤通道数据总线来替代传统总线将成为先进的综合航电系统 互联的必然选择。
1 光纤通道在航空电子环境的应用
1.1 光纤通道技术简介
FC定义了点对点（Point-To-Point）、仲裁环（Arbitrated Loop）和交换机（Fabric）三种基本的拓扑结构。FC的传输速率高达2Gbps，以后可支持10Gbps以上；支持通道传输和网络传输两种方式，且支持多种上层协议；它能够实现单工、半双工和全双工的通信模式，并可以实现不同速率的通信联接。光纤通道具有高可靠性、高实时性、高性价比并具有开放式网络等特征，能够满足当今时代对海量数据高速传输的需求，其在数据延迟、带宽、传输介质和距离、错误检测、可靠性、优先级等方面均适用于航空电子系统。
1.2 FC-AE概述
为了在航空电子环境中应用光纤通道技术而定义了有关在航空电子环境中应用的协议子集FC-AE（Fiber Channel Avionics Environment），它规范了在航空电子环境中光纤通道交换网络与环路拓扑连接设备的选择。美国已经将光纤通道航电总线技术应用在其新一代战机中。
美国国家标准委员会（ANSI）成立一个分委员会（ANST FC-AE），研究将光纤通道技术用于航空电子环境，并制定出专门的子集，即FC-AE（光纤通道航空电子环境）。
2 光纤通道航电总线采集系统设计方案
目前光纤传输的速率达2 Gbps甚至更高，所以对基于光纤通道的航电总线数据采集，必须设计一个实时的高速光纤通道总线数据采集系统，保证系统接收到的信号不丢失数据。设计选用标准PCIe总线作为系统的传输总线。系统分为硬件和软件两部分，硬件设计主要完成机上航电总线光纤数据到采集设备内存的传输，具体过程为采集系统光口接收机上航电总线的光信号，通过光电转换器输送到现场可编程阵列（Field Programable Gate Array，FPGA）内部，在FPGA内实现PCIe协议，通过PCIe总线传输到航电数据采集器内存。软件部分主要完成对采集的数据进行完整性检测和余度去除。系统按照配置文件要求，选择用户关心的数据，附加测试系统IRIG-B时间标记，生成IENA格式的网络数据包，通过千兆以太网传送到机载通用数据记录器进行记录；同时通过百兆以太网传送到网络交换机，与通用参数采集器送来的网络数据包一起送往网络数据选择设备。网络数据选择设备对送来的数据包进行筛选，提取用户关心的参数送往遥测系统进行实时监控。
图1 系统设计方案
3 硬件设计
本系统硬件设计的关键是确保实时高速的数据接收。硬件的工作过程为通过光纤接收前端数据，经FPGA的硬核把串行数据恢复为并行数据，并且附加测试系统时间标记，恢复出的数据放入DDR2缓存，然后主机以直接存储器存取（Direct Memory Access，DMA）方式读入内存待用户应用软件处理。硬件设计的整体框图，如图2所示。
图2 硬件设计框图
由图所示硬件平台主要由FPGA、XMC模块及光电转换电路、PCIe端点模块及总线逻辑、DMA控制逻辑，FLASH和DDR2高速缓存模块，电源管理模块，时钟管理模块和复位电路等组成。
3.1 FPGA
根据FC-ASM协议处理的要求，通过是否支持PCIe 4Lanes接口、是否具PowerPC处理器硬核、以及逻辑规模三个方面综合考虑器件选型。V5系列器件的FXT系列同时具备PCIe和PowerPC硬核，对于接口的设计难度降低，同时该系列器件逻辑规模更大，可以满足设计升级更改的需要，其采购成本从长期来成本低，综合考虑后采用V5的FXT系列。
该系列器件具备PowerPC440的处理器硬核以及PCIe 8Lanes的硬核，在不占用逻辑资源的情况下为用户提供高速处理的通信接口。其中PowerPC440处理器的性能主要指标如下。
两个PowerPC核心，单核心最高主频550MHz，处理能力1000DMIPS；7级流水线，单周期多指令以及指令乱序执行能力；具备一级数据和指令Cache，大小均为32KB；采用Switch总线结构，并集成DMA控制器；XC5VFX200T器件提供了多达960个用户IO和24路的RocketIO，其RocketIO串行接口具备如下特性：支持150Mbps～6.5Gbps多种通信速率；支持CRC编码生成和校验；接收器可以根据编程实现时间均等功能；支持SATA、PCIe、RapidIO以及FC等多种高速通信接口编码和电平特性。
3.2 PCIe总线逻辑
3.2.1 PCIe总线介绍
PC Ie总线是INTEL于1997年提出的第3代I/O互连标准。它拥有很好的灵活性，一个PC Ie使用的物理连接配置不同的链路来实现不同设备之间通信带宽的要求。它采用的是点对点技术，对系统内的所有设备分配独立的通道资源，提高数据传输率。PCIe总线在通信模式方面采用时钟数据恢复同步技术，保障时钟和数据在传输过程中的同步性，从而保证了数据传输的可靠性。 3.2.2 PCIe接口设计
本设计选用带有硬核的V5系列的FPGA实现PC Ie总线逻辑。FC-ASM协议处理选用V5系列器件，该系列器件最多支持3个PCIe硬核，单个硬核最大可以达到8 Lanes的通信速率，同时该PCIe接口具备如下特点：最大支持PCIe 8 Lanes，带宽可达双向40Gbs；兼容PCIe 1.1规范；管理控制、系统以及事务接口分离，可以较大提高设计灵活性；支持消息中断方式（MSI）；提供第三方DMA引擎设计参考，可实现Direct Slave的DMA读写访问操作；兼容传统的PCI软件架构，具备较好的软件兼容性；有可选的硬核用于设计，可有效降低器件逻辑规模；具备32bit、64bit的用户逻辑访问接口；支持PC机WinDriver等驱动开发环境，能够减少PC上驱动开发的工作量。
PCI e硬核结构图如图3所示，包含传输层、链路层、物理层应用层及相应的状态配置模块。在该逻辑的结构的基础上增加DMA引擎，位于事务层之上，接管到主机所有的FC帧的数据内容传输，局部端使用32bit接口，逻辑工作速度至少50MHz，提供至少200MB/s的主机通信带宽。在该接口的设计中使用V5器件集成的PCIe硬核完成FIC设备主机接口的设计，通过在User Application接口（PCIe Local接口）增加DMA以及ASM协议调度收发逻辑，并挂接相应的资源完成设备控制和协议处理功能。该部分的接口需要实现如下的访问控制功能：
1）ASM消息缓冲双口的Burst读写访问功能。
2）信息交换区的Burst读写访问功能；设备控制寄存器读写访问。
3）硬件DMA读写操作的主动发起和控制功能。
4）消息发送接收配置区的读写访问操作。
5）PCIe设备配置功能。
PCIe接口的是主机和FC设备进行数据交互的接口，主机对FC所有资源的访问都是通过PCIe接口实现的。
3.3 DMA控制器
基于PCIe总线的航电数据采集系统数据传输使用DMA模式。它的使用可以实现低CPU占用率、高性能、高数据传输率，适用于高速海量数据交互的场合。有测试表明DMA传输模式比简单数据传输模式速率高4倍还多。本地DMA控制器是基于FPGA实现。因此，设计中采用DMA模式进行数据传输。
3.4 复位电路
将三个全局复位源：复位开关MR和来自板间连接器的MRSTI#，经二极管组合后送给复位芯片，该芯片是一组CMOS监控电路，能够监控电源电压、电池故障和微处理器（MPU）或微控制器（MCU）的工作状态。复位信息经过复位芯片过滤后再输入FPGA中，再由FPGA复位模块中的FLASH、双口等需要复位的芯片。另外在复位芯片输入端将DONE信号和全局复位信号进行组合，确保FPGA逻辑加载在复位结束前完成。复位电路示意图见图4。
图4 复位电路图
3.5 电源
模块采用5 V直流供电，经过电压转换器件产生各种所需电压。采用DC/DC实现输入至3.3 V、1.8 V、2.5 V、1.0 V的电源转换，DC/DC能够提供双路各8A的连续电流输出，输入电压范围为0.6 V至5 V，输出最低电压为0.6 V，具有短路和过压保护功能。FPGA的高速串行I/O设计的关键是电源的设计，高速串行I/O工作需要2个1 V（MGTAVCC和MGTAVCCPLL）和1.2 V（MGTAVTT）两种电压，这两种电压需要良好的纹波特性，要求纹波不能大于25mVpp。为此设计中选用性能良好的线性电源LDO进行供电。
4 软件设计
系统软件主要由硬件驱动程序和应用程序组成。应用程序包括地面监管软件与机载任务软件。
4.1 驱动程序的设计
设备驱动软件主要用于实现模块设备的驱动支持，由设备管理驱动，监控管理驱动以及时统管理驱动等模块组成，提供标准的设备驱动控制接口以及中断管理的支持。所有的驱动软件采用统一的API接口形式，保证软件具备较好的可读性和可维护性。
设备驱动软件接口函数都具有如下的基本结构：
indcode = ProcName （Par1， Par2， ...）
其中：
ProcName：驱动接口函数名；
Par1， Par2，...：相应函数的输入输出参数；
indcode：返回值，返回值表明函数的执行情况
4.2 应用程序的设计
机载任务软件运行在光纤通道数据采集器上，采用VxWorks5.5操作系统，用于实现光纤通道数据采集器的设备管理、监控管理，以及监控数据的解包/打包等应用处理功能。光纤通道数据采集器机载系统软件接收FC监控端口的数据，根据机载配置文件的设置，从相应的FC帧中提取用户所关心的参数，同时附加从IRIG-B接口获取的时标信息（标记的时间是本网络包第一个光纤通道数据到达的时刻），以IENA网络数据包格式组包，通过以太网接口发往记录设备或遥测设备。
图5 机载任务软件流程图
光纤通道数据采集系统地面监管软件运行于专用编程检查装置上，采用百兆/千兆以太网建立与机载任务软件的通信，应用于FC数据采集系统中。在地面综合联试环境下，实现对光纤通道航电总线采集器配置文件、采集格式、记录数据格式等信息的编程设置和控制，并实现采集数据的在线监控和实时存储功能，软件界面友好、便于用户操作；并为机载嵌入式任务软件提供配置文件加载的支持。
地面监管软件与机载任务软件采用客户端/服务器交互模式，通过百兆/千兆以太网建立与FC网络数据采集器之间的通信连接，具备系统维护功能、配置功能、监视功、数据采集回放、工程管理等功能。
5 结束语
本设计实现了基于PCIe总线技术的光纤通道航电数据采集系统。在与机上航电系统联试中得到了实际的验证，填补了现有机载数据采集系统不能采集光纤通道航电总线数据的缺口。本系统采用PowerPC440处理器，以VxWorks5.5为操作平台，利用FC监控成熟技术，使得该系统操作方便，扩展性好，开发周期短，用户界面友好，可靠性高。另外本系统不但可以对光纤通道航电总线数据进行采集，而且能实现对所有基于光纤通道的总线数据进行采集。
参考文献
[1]Fibre Channel Avionics Environment[S].ANSI.2002.
[2]Fibre Channel Framing And Signaling，NCITS working draft proposed American National Standard for Information Technology，Rev 1.70[S].2002.2.8.
[3]Fibre Channel Avionics Environment，NCITS working draft proposed American National Standard for InformationTechnology，Rev2. 6[S].2002.2.7.
[4]马萍，唐卫华，李绪志.基于PCIExpress总线高速数采卡的设计与实现[J].微计算机信息，2008，24（9-1）：116-118.
[5]杨阿锋，吴帅，刘凯.PCIe接口高速数据传输卡的驱动程序开发[J].中国测试技术，2008，34（2）：115.
作者简介
张袁志（1985-），男，硕士，助理工程师，研究方向：机载测试。