论文部分内容阅读
叙述了32×32位符号数/无符号数累积乘法单元的设计.该累积乘法单元可实现32×32位、32×16位和16×16位符号数/无符号数相乘,分别需要2个、1个、1个时钟周期.由于乘法器的设计中采用了修正的布斯(booth)算法、符号数/无符号数处理机制、符号扩展处理电路以及特殊的部分积累加模块,所以乘法器的速度得到很大的提高,仅仅相当于6个或非门的延迟.