论文部分内容阅读
文中研究JPEG2000标准中自适应算术编码器的硬件实现问题,采用并行结构的FPGA设计,并用Modelsimse5.8对其作仿真验证。设计使用Vefilog HDL语言在RTL级描述,并以Xilinx Vertex11系列中的xc2v250-6fg256器件为基础在ISE6.1下完成综合。