论文部分内容阅读
本文实现了一种利用高速模数转换器（ADC）采样测量时钟jitter的硬件测试平台。文中针对高速、高分辨ADC的特性，导出时钟Jitter对输出码密度的影响，根据这层关系可以反推出时钟Jitter的大小。同时介绍了如何在硬件上产生高速、可以控制的时钟jitter。最后通过ModelSim和Matlab对这个平台进行仿真分析，结果表明这种方法不需要高性能仪器，且具有高分辨和低时耗等特点。