论文部分内容阅读
如何减少四倍精度浮点运算的硬件开销和延迟是需要解决的重要问题。为减少四倍精度乘加器的硬件开销，基于支持64位×4的双精度浮点SIMDFMA部件，设计并实现了一种新的四倍精度浮点乘加器（QPFMA），来支持4种浮点乘加运算和乘法、加减法、比较运算，运算延迟为7拍。通过将四倍精度113位×113位尾数乘法器分解为4个57位×57位乘法器来共享双精度浮点SIMDFMA部件的53位×53位乘法器，显著减少了实现QPFMA的硬件开销。基于65rim工艺的逻辑综合结果表明，该Q