论文部分内容阅读
摘要：本文提出一种以FPGA为核心设计，采用内核VIP程序包，采用SAA7113H A/D芯片和SN65LVDS86A驱动芯片，实现CVBS-LVDS视频接口转换的方法。
关键词：FPGA；CVBS；接口转换；LVDS
中图分类号：TN941.2 文献标识码：A文章编号：1007-9599 (2011) 07-0000-01
A Realization Method of CVBS-LVDS Video Interface Conversion
Qiao Ru1, Wang Hongyuan2
(1.Shenyang Ligong University,Shenyang110168,China;2.Xi’an SICONG Co.,Ltd.,Xi’an710043,China)
Abstract:This paper presents a conversion methods for CVBS-LVDS video interface based on FPGA design,using the kernel VIP package,using A/D chip SAA7113H and driver chip SN65LVDS86A.
Keywords:FPGA;CVBS;Interface converter;LVDS
一、概述
CVBS复合视频广播信号，是一种通用的标准PAL视频信号，主要用于安防监控系统、工业监控、机载视频摄录系统等设备上的摄像机输出的视频接口。随着计算机科学技术的飞速发展，显示器工艺的不断提高，出现了LCD液晶显示器，这种显示器大多数是LVDS（低电压差分信号，共模电压1.2V差模电压0.3V）接口。在军用飞机执行作战任务或常规任务训练时，飞行驾驶员需要在座舱LCD显示器上调显货仓监控、吊舱悬挂物监控、投放监控、武器挂架监控、机翼结冰监视、以及雷达视频画面等等。这些视频通常是PAL制的CVBS信号，但是液晶显示器的输入是LVDS接口，不能直接在LCD液晶显示器上显示这些信号，必须先将CVBS信号转换为LVDS信号。
二、实现方法
采用PHLIPS的SAA7113H模数转换芯片将视频信号数字化，工作频率27Mhz，输出YUV 4：2：2格式的数字信号，符合ITU656协议；采用FPGA实现彩色空间转换、隔行50Hz变逐行60Hz扫描变换算法和RGBHV时序输出；LVDS信号驱动采用TI公司的SN65LVDS86AQ芯片，工作频率31 MHz-68MHz。系统原理框图如图1所示。
图1.系统原理框图
SAA7113H结构简单，整体性能高，硬件设置方便，易于实现。芯片通过I2C总线进行初始化，+3.3V供电，数字I/O接口可兼容+5V，正常工作时功耗0.4W，空闲时为0.07W。外接24.576MHz晶体，内部具有锁相环（LLC），可输出27MHz的系统时钟。芯片具有上电自动复位功能。
SAA7113H的输出接口是YUV 4：2：2符合ITU 656标准，数据8bit，时钟线1条；所以FPGA视频输入口应该是9pin，8pin引入8位数据，1pin引入数据时钟。在FPGA内部采用Altera的VIP包提供视频和图像处理IP内核库，方便实现即插即用型接口。处理包提供从颜色空间转换器到多相缩放器和移动自适应去隔行器等各种IP包。设计中，首先将SAA7113视频输出的YCbCr 4：2：2的视频数据在从YcbCr颜色空间转换为RGB 之前，经过色度上重采样，转换为YCbCr 4：4：4格式。色度上采样功能使用具有固定Lanczos-2系数的4抽头滤波器。颜色空间转换器也采用取整（向上半数取整）算法，输出8位位宽数据。然后，将视频传送至去隔行功能模块。由于运动自适应算法要求输入颜色通道具有相同的采样率，因此，在进行去隔行处理之前，先进行色度上采样。去隔行器经过配置后，能够同时接收逐行和隔行视频。当进行运动自适应去隔行处理时，数据在外部存储器中进行缓冲，完成基本帧速率转换处理。然后，通过参数赋值缩放器功能（具有12个横向和12个纵向抽头）的多相算法对逐行视频流进行缩放。采用Avalon存储器映射（Avalon-MM）从控制接口对缩放器进行配置，支持缩放器输出分辨率运行时规范要求。此外，当缩放比率变化时，Nios® II处理器上运行的软件计算并重新装入合适的系数从而提高了图像质量。最后将图像以RGBHV的时序输出。
后级LVDS信号驱动采用TI公司的SN65LVDS84AQ，传输RGBHV 21位输出的显示数据。SN65LVDS84AQ是TI的一款专用于RGB18bit视频图像LVDS驱动器，配对接收器为SN65LVDS86AQ。此芯片将21位的数字信号用3对差分线传输出去，传输速率高达160Mbps。适合在图形控制器和LCD之间驱动传输SVGA、XGA、SXGA分辨率的图像信号，同时具有极低的EMI特性。芯片3.3V供电，功耗只有250mW，数字信号输入端兼容5.0V TTL电平。封装形式为TSSOP20。锁相环时钟输入范围31MHz-68MHz，输出LVDS信号符合ANSI EIA/TIA-644标准。芯片内部包含三个移位寄存器，将7位并行的数字信号，按一位串行移位输出，一个7倍时钟的同步信号去同步三个移位寄存器。这样就做到三对差分线传输21位信号。第四对线是专门用来传输时钟的。
三、结论
试验采用SONY的一款摄像机，输出的CVBS信号，通过系统的采集处理输出后，在LVDS的显示器上形成清晰稳定的图像。因此本文提出的方法实现CVBS-LVDS视频接口的转换是可行的。
参考文献：
[1]梅楠楠,徐科军.基于FPGA下的特种TV-LCD显示驱动板的设计与实现[D].合肥工业大学硕士学位论文,2007,23-25
关键词：FPGA；CVBS；接口转换；LVDS
中图分类号：TN941.2 文献标识码：A文章编号：1007-9599 (2011) 07-0000-01
A Realization Method of CVBS-LVDS Video Interface Conversion
Qiao Ru1, Wang Hongyuan2
(1.Shenyang Ligong University,Shenyang110168,China;2.Xi’an SICONG Co.,Ltd.,Xi’an710043,China)
Abstract:This paper presents a conversion methods for CVBS-LVDS video interface based on FPGA design,using the kernel VIP package,using A/D chip SAA7113H and driver chip SN65LVDS86A.
Keywords:FPGA;CVBS;Interface converter;LVDS
一、概述
CVBS复合视频广播信号，是一种通用的标准PAL视频信号，主要用于安防监控系统、工业监控、机载视频摄录系统等设备上的摄像机输出的视频接口。随着计算机科学技术的飞速发展，显示器工艺的不断提高，出现了LCD液晶显示器，这种显示器大多数是LVDS（低电压差分信号，共模电压1.2V差模电压0.3V）接口。在军用飞机执行作战任务或常规任务训练时，飞行驾驶员需要在座舱LCD显示器上调显货仓监控、吊舱悬挂物监控、投放监控、武器挂架监控、机翼结冰监视、以及雷达视频画面等等。这些视频通常是PAL制的CVBS信号，但是液晶显示器的输入是LVDS接口，不能直接在LCD液晶显示器上显示这些信号，必须先将CVBS信号转换为LVDS信号。
二、实现方法
采用PHLIPS的SAA7113H模数转换芯片将视频信号数字化，工作频率27Mhz，输出YUV 4：2：2格式的数字信号，符合ITU656协议；采用FPGA实现彩色空间转换、隔行50Hz变逐行60Hz扫描变换算法和RGBHV时序输出；LVDS信号驱动采用TI公司的SN65LVDS86AQ芯片，工作频率31 MHz-68MHz。系统原理框图如图1所示。
图1.系统原理框图
SAA7113H结构简单，整体性能高，硬件设置方便，易于实现。芯片通过I2C总线进行初始化，+3.3V供电，数字I/O接口可兼容+5V，正常工作时功耗0.4W，空闲时为0.07W。外接24.576MHz晶体，内部具有锁相环（LLC），可输出27MHz的系统时钟。芯片具有上电自动复位功能。
SAA7113H的输出接口是YUV 4：2：2符合ITU 656标准，数据8bit，时钟线1条；所以FPGA视频输入口应该是9pin，8pin引入8位数据，1pin引入数据时钟。在FPGA内部采用Altera的VIP包提供视频和图像处理IP内核库，方便实现即插即用型接口。处理包提供从颜色空间转换器到多相缩放器和移动自适应去隔行器等各种IP包。设计中，首先将SAA7113视频输出的YCbCr 4：2：2的视频数据在从YcbCr颜色空间转换为RGB 之前，经过色度上重采样，转换为YCbCr 4：4：4格式。色度上采样功能使用具有固定Lanczos-2系数的4抽头滤波器。颜色空间转换器也采用取整（向上半数取整）算法，输出8位位宽数据。然后，将视频传送至去隔行功能模块。由于运动自适应算法要求输入颜色通道具有相同的采样率，因此，在进行去隔行处理之前，先进行色度上采样。去隔行器经过配置后，能够同时接收逐行和隔行视频。当进行运动自适应去隔行处理时，数据在外部存储器中进行缓冲，完成基本帧速率转换处理。然后，通过参数赋值缩放器功能（具有12个横向和12个纵向抽头）的多相算法对逐行视频流进行缩放。采用Avalon存储器映射（Avalon-MM）从控制接口对缩放器进行配置，支持缩放器输出分辨率运行时规范要求。此外，当缩放比率变化时，Nios® II处理器上运行的软件计算并重新装入合适的系数从而提高了图像质量。最后将图像以RGBHV的时序输出。
后级LVDS信号驱动采用TI公司的SN65LVDS84AQ，传输RGBHV 21位输出的显示数据。SN65LVDS84AQ是TI的一款专用于RGB18bit视频图像LVDS驱动器，配对接收器为SN65LVDS86AQ。此芯片将21位的数字信号用3对差分线传输出去，传输速率高达160Mbps。适合在图形控制器和LCD之间驱动传输SVGA、XGA、SXGA分辨率的图像信号，同时具有极低的EMI特性。芯片3.3V供电，功耗只有250mW，数字信号输入端兼容5.0V TTL电平。封装形式为TSSOP20。锁相环时钟输入范围31MHz-68MHz，输出LVDS信号符合ANSI EIA/TIA-644标准。芯片内部包含三个移位寄存器，将7位并行的数字信号，按一位串行移位输出，一个7倍时钟的同步信号去同步三个移位寄存器。这样就做到三对差分线传输21位信号。第四对线是专门用来传输时钟的。
三、结论
试验采用SONY的一款摄像机，输出的CVBS信号，通过系统的采集处理输出后，在LVDS的显示器上形成清晰稳定的图像。因此本文提出的方法实现CVBS-LVDS视频接口的转换是可行的。
参考文献：
[1]梅楠楠,徐科军.基于FPGA下的特种TV-LCD显示驱动板的设计与实现[D].合肥工业大学硕士学位论文,2007,23-25