论文部分内容阅读
该信号干扰源核心芯片由Xilinx的FPGA 7Z035-2FFG676I和ADI的Transceiver AD9365捷变收发器件组成。FPGA的PL产生信号干扰源数字基带,FPGA的PS对AD9365进行相应参数的配置和对外用户接口,同时关闭AD9365的接收功能,只使用发射功能。FPGA的PL端把信号干扰源数字基带送给AD9365,通过AD9365内部直接上变发射5 MHz带宽、1.575 GHz频率的干扰源。