论文部分内容阅读
设计了一种采用前调整器的高电源抑制比的CMOS带隙基准电压源.基于CSMC0.5岬标准CMOS工艺,分别对有前调整器与没有前调整器的CMOS带隙基准电压源进行了设计与仿真验证.仿真结果显示,采用前调整器的带隙基准在100Hz、1kHz、100kHz处分别获得了-117.3dB、-106.2dB、-66.2dB的高电源抑制比,而没有采用前调整器的CMOS带隙基准在100Hz、1kHz、100kHz处仅分别获得了-81.8、-80.1、-44.9dB的电源抑制比;在-15-90℃范围内,采用前调整器的带隙基准