论文部分内容阅读
介绍了SoC可测性设计中的几个重要问题。包括在一般功能模块的扫描可测性设计中，如何实现对时钟、复住端、双向端口、芯片内部三态总线的控制，如何处理组合反馈环、锁存器、不同时钟沿触发的触发器、影子逻辑；以及在片上存储器内建自测试设计中，如何选择自测试的结构和算法。并结合一款基于ARM的SoC给出了实际可测性设计中具体的解决方法。