Dr.Mojy Chian在以”Altera与TSMC之间的机会、挑战与新合作模式”的演讲中提到，现今制程技术微缩化使相同面积的晶圆密度提高2倍，每年每个晶体管的成本却下降25%～30%，同时耗电量更低，速度更快。不过，价值要求却有所转移。在2000年时以电信为主流时代，客户要求最高的是效能、功率，其次才是成本;但到今天转变成消费性电子时代，客户重视的首为成本，其次才是功率与效能。
　　Chian指出，45nm(纳米)工艺技术已成主要的技术节点，它将晶体管层效能提升40%以上，让客户所用的组件得以兼具高速与低功率；45nm超过65nm的好处比65nm胜于90nm的好处还要多。
　　即使先进工艺好处多多，但已高筑IC研发的门坎。45nm更高的开发成本与复杂度都带给业界更大的挑战。在成本上，从节点n到节点n+1的芯片研发成本以及光罩成本都至少增加一半。以45nm为例，光罩成本超过300万美元；另一方面，制程端与设计端的依存度也更高了。
　　


　　在挑战加剧的时代，Chian认为迈向成功有三项参数：一是选择对的伙伴;二是”first silicon to production”的设计方法论;三是协同设计与制程开发。他表示，选择TSMC是基于TSMC是研发、量产与质量的领导厂商，有协同合作的文化，更重要的是TSMC就像是Altera内部的晶圆厂一样。
　　Chian特别提到，Altera为了确保第一颗芯片便成功量产，乃在台积电内透过测试芯片进行多道反复验证仿真程序。其目标旨在降低产品在制程与电路设计中不确定性的风险;验证创新制程的改良与电路设计技巧;使效能与可制造性达到最理想的平衡点。目前，Altera已有45nm专用的测试芯片。合作关系始于2005年的双方研发团队是由12位精英组成，各有明确的工作任务与目标，因此能在及时上市、效能、可制造性与成本等关键要素上达到最佳化。
　　台积电米处长则提到该公司正加速发展逻辑/SoC技术，预计在2008年包括逻辑、混合信号与RF以及eDRAM等都将导入45nm；到2010年将全面进入32nm；到2011年底逻辑可望导入22nm。目前台积电在45nm的进展顺利，内含超过2亿颗晶体管的32Mb SRAM已取得高良率，并且已经提供第一批silicon shuttle芯片，亦达成eDRAM与RF SoC等成绩。值得一提的是，台积电针对45nm采用的浸没式微影术拥有超过25项专利。
　　米处长强调传统IC设计公司与晶圆厂之间是隔离的模式，但他们与Altera之间建立的是新的整合型模式：由该公司提供最具竞争力的芯片与封装技术蓝图和平台，双方协同合作相互贡献所长。堪谓达到双赢的业界典范。