论文部分内容阅读
【摘要】 嵌入式系统系统设计较为复杂，其中涉及到诸多内容，如何对系统进行低功耗设计，则是设计的重点和难点所在。究其根本，嵌入式系统并不具备持久电源供应支持，多是选择电池为系统提供电力支持，并且很多的嵌入式系统均会受到质量、体积等因素限制，因此无法提供大电量支持。嵌入式系统运行中，部件产生能量也会加剧功耗，为了解决散热问题会进一步加剧系统功耗。关于嵌入式系统的低功耗设计，需要综合考量集成电路工艺、硬件和软件等内容，设计最佳的低功耗方案。本文就嵌入式系统低功耗设计展开分析，在分析导致功耗大的因素基础上，结合原理选择最佳的低功耗设计方法，以求提升设计有效性。
【关键词】 低功耗设计 嵌入式系统 电磁干扰 电池驱动
嵌入式系统的持续发展和完善，凭借其优势逐渐成为电子信息产业中不可或缺的组成部分，尤其是GPS、智能手机和PDA等产品的涌现应用，嵌入式系统设计优化则受到了工程重点关注的内容。低功耗设计是嵌入式系统设计重点和难点，对设计人员的挑战较大，需要契合实际情况编制合理的低功耗设计方案。降低系统功耗，可以满足电池驱动需要，缩短电池更换周期，提升系统运行性能，节能降耗、保护环境。同时，现场总线领域中通过低功耗设计，是实现本安要求、解决电磁干扰的有效途径，对于嵌入式系统高性能运行具有积极作用。
一、 嵌入式系统功耗的产生的原因分析
1.1集成电路功耗
导致嵌入式系统的原因多样，其中集成电路功耗较为常见，具体可以划分为CMOS和TTL两种类型，只要有电流通过就会出现功耗。
1.电路中开关功耗，是电容充放电形成，公式为：
其中Vdd是电源电压，α是活动因子，C是充放电电容，f是开关频率。
2.短路功耗，是开关联通电源时，到地形成通路导致，公式为：
其中，W是晶体管宽度，是电压与工艺决定参数，是输入信号升降具体时间，f是频率。
3.动静态功耗。电路在高低压水平时，电路所產生的功耗较为平稳，即静态功耗;电路翻转中的功耗，电路翻转瞬间产生较大电流，存在跳变沿，属于动态功耗范畴[1]。市场上多数电路为CMOS工艺，主要考虑的是动态功耗，静态功耗几乎可以忽略，如何有效降低功耗则需要从动动态功耗方面着手解决。
4.漏电功耗。此种功耗类型，多是反向偏压电流与亚阈值导致，由于CMOS工艺制作的电路，不会产生较大的功耗，不需要纳入考量。
1.2有源器件功耗与电阻功耗
一般情况下，寄生元件与负载器件功耗，在转换开关时会产生较大的电压与电流，不可避免的增加功耗。内部与外部电容充放电的功耗，是目前电路中最大功耗[2]。
二、 硬件低功耗设计
2.1低功耗器件
硬件低功耗设计，选择低功耗器件是一个有效降耗方法，多数半导体工艺为CMOS工艺与TTL工艺，前者功耗低，凭借其优势广泛应用在电路中。基于CMOS工艺的电路，闲置输入端不用悬空，可能存在感应信号影响到高低电平转换，如果转换高低电平会产生一定功耗。另外，嵌入式系统的硬件核心为处理器，处理器运行功率大，为了减少电能损耗，应优先选择低功耗处理器[3]。低功耗访存部件、低功耗通信收发器和外围电路，多方面降低嵌入式系统功耗，满足系统运行需要。
2.2低功耗电路形式
实现某一功能并非只有一种电路形式，低功耗电路形式可以选择大规模集成电路或小规模集成电路、分立元件实现，减少元器件数量，相应的嵌入式系统功耗随之将[4]。基于此，优先选择高集成度的元器件，使用少量的原件起到减少功耗作用。
2.3单电源和低电压供电
部分模拟电路可以选择单电源或是正负电源等供电方式，优先选择双电源供电方式，具有输出对地输出信号的功能，而高电源电压的动态范围较大，尽管性能高，但是却会产生较大的功耗。如，放大器LM324，单电源电压5V～30V，如果电源电压10V，功耗大概在90mW左右;电源电压15V，功耗则是220mW。从中可以看出，越低的供电压，器件的功耗越低，在低功耗设计中也可以选择小信号电路，用于降低功耗作用[5]。
2.4分区/分时供电技术
由于嵌入式系统特性，构成多样，为了降低系统功耗，基于分区/分时供电技术可以有效降低系统能耗，部分电流休眠，只需要保留工作部分电源即可，其他不工作电源关闭，以此来起到降低能耗作用。
2.5电源管理单元设计
处理器是系统重要元器件，高性能运作时所产生的功耗较大，待机运行状态所产生的功耗不高。一般情况下，主要有掉电方式和空闲方式两种待机形式。前者是停止处理器运行，中断也不会快速相应，复位后才可以转变掉电方式;后者基于中断发生推出，外部事件供给中断。嵌入式系统运行中，降低系统功耗，如果发现CPU正处于空转状态，可以调整为空闲方式来降低系统整体功耗，如果有外部事件出现，基于事件的中断信号来调整CPU正常运行。如果正处于掉电方式状态，需要选择复位信号唤醒，系统方可正常运行[6]。
2.6 I/O引脚供电
输出引脚输出高电平，所产生的电流大概为20mA，可以作为电源支持某些电路运行。如果外部器件功耗低于处理器I/O引脚高电平输出电流，才可以保证电路正常。
2.7智能电源设计
低功耗设计的一个重点，即智能电源设计，可以兼顾系统性能和功耗问题，是一种现代化信息技术发展而衍生的技术。在嵌入式系统中引入智能检测和预测功能，依据实际需要选择多样化电源供电方式来降低功耗[7]。对于市面上常见的笔记本电脑而言，在电源管理方面多选择智能电源设计方案，如，AMD公司为Power Now技术，Intel公司实行Speed Step技术，尽管不同技术内容有所差异，但其本质的运作原理是相同的。对于选择Speed Step技术的笔记本电脑，系统可以结合运行环境来动态调整CPU运行速度，在满足计算机运行需要同时减少功耗。如果有外接电源，CPU可以按照正常电压或频率运行，如果是电池供电，系统会智能调整CPU主频率与电压，以低压状态运行，尽可能减少功耗，延长电池可使用时间。 2.8处理器时钟频率降低
此种方式，主要是由于处理器功耗同时钟频率存在密切联系，多数的处理器有正常模式、休眠模式、空闲模式和关机模式，不同模式功耗有所不同。
CPU高性能运行下，其功耗远远超过其他几种模式，如何降低系统功耗，即系统正常运行模式所消耗的功耗少于休眠和空闲模式。系统高性能运行中，可以调整CPU参数在空闲状态，中断唤醒CPU，逐步恢复正常模式，快速应急响应，再进入空闲模式。系统低功耗设计中，结合具体处理需要减少处理器时钟频率，以此来起到降低功耗的作用。
三、 嵌入式系统软件低功耗设计
3.1快速算法
嵌入式系统运行中对于数字信号的处理，可以选择快速算法予以处理，降低系统功耗。如，FFT与快速卷积，运算时间减少，功耗随之降低。精度允许下使用简单函数计算即可获取相近数值，用于减少功耗。
3.2选择中断驱动技术优化软件设计
软件设计中，系统初始化主程序仅仅是外部设备和寄存器等期间初始化，初始化后系统即进行低功耗运行状态，CPU控制设备与中断输入端连接。外设有事件产生，会有中断信号出现，CPU从节电状态转换为事件处理状态，处理后又再次进入节电状态。
3.3編译低功耗技术
基于编译技术优化系统设计，可以起到减少系统功耗作用，主要是由于不同软件算法的消耗时间不同，尽管可以实现同一功能，也会由于指令不同功耗不同。因此，选用汇编语言开发系统选择功率小的算法以及消耗时间短的指令，优化系统设计，以此来降低系统功耗。
3.4延时程序设计
基于延时程序设计，具体表现形式有硬件定时器延时和软件延时两种方法。通常情况下，硬件定时器延时方法较为常见，在降低功耗同时有效提升程序运行效率。究其根本，嵌入式处理器待机模式状态下，调整CPU进入到停止运行状态，定时器正常工作降低功耗。调用延时程序，CPU进入待机状态，定时器倒计时，到达预设时间后唤醒CPU。这样控制CPU空闲时停止运行，可以起到降低功耗的作用，效果显著。
四、结束语
综上所述，嵌入式系统设计优化中，为了保证系统正常运行同时，降低系统功耗，尽可能延长电池使用时间，需要多方考虑增加功耗因素，多角度分析系统运行条件，选择最优的低功耗设计方案，进而实现节能降耗目标。
参 考 文 献
[1]王俊，谭荣华.基于嵌入式技术的超低功耗红外光通信系统设计[J].激光杂志，2020，41（03）：177-181.
[2]孙红军.舰船嵌入式电子系统低功耗可靠性测试模型分析[J].舰船科学技术，2020，42（02）：178-180.
[3]王颖.CEVA：嵌入式系统必须满足高性能和低功耗的要求[J].中国电子商情（基础电子），2019（12）：44-45.
[4]单祥茹.重大变革：瑞萨电子正在将嵌入式系统优势转化到物联网领域[J].中国电子商情（基础电子），2019（04）：13-15.
[5]尹汪宏，李媛媛，徐莹，苏警.基于GPRS远程通信的嵌入式低功耗数据采集系统设计[J].安徽电子信息职业技术学院学报，2017，16（04）：14-16.
[6]张瑞峰，马文杰.一种改进算法的低功耗嵌入式系统代码压缩设计[J].微电子学与计算机，2016，33（05）：85-88.
[7]朱贺飞，陆超，周晓方，闵昊，周电.针对嵌入式系统的低功耗存储器管理单元设计[J].计算机工程，2017，21（05）：226-228.
【关键词】 低功耗设计 嵌入式系统 电磁干扰 电池驱动
嵌入式系统的持续发展和完善，凭借其优势逐渐成为电子信息产业中不可或缺的组成部分，尤其是GPS、智能手机和PDA等产品的涌现应用，嵌入式系统设计优化则受到了工程重点关注的内容。低功耗设计是嵌入式系统设计重点和难点，对设计人员的挑战较大，需要契合实际情况编制合理的低功耗设计方案。降低系统功耗，可以满足电池驱动需要，缩短电池更换周期，提升系统运行性能，节能降耗、保护环境。同时，现场总线领域中通过低功耗设计，是实现本安要求、解决电磁干扰的有效途径，对于嵌入式系统高性能运行具有积极作用。
一、 嵌入式系统功耗的产生的原因分析
1.1集成电路功耗
导致嵌入式系统的原因多样，其中集成电路功耗较为常见，具体可以划分为CMOS和TTL两种类型，只要有电流通过就会出现功耗。
1.电路中开关功耗，是电容充放电形成，公式为：
其中Vdd是电源电压，α是活动因子，C是充放电电容，f是开关频率。
2.短路功耗，是开关联通电源时，到地形成通路导致，公式为：
其中，W是晶体管宽度，是电压与工艺决定参数，是输入信号升降具体时间，f是频率。
3.动静态功耗。电路在高低压水平时，电路所產生的功耗较为平稳，即静态功耗;电路翻转中的功耗，电路翻转瞬间产生较大电流，存在跳变沿，属于动态功耗范畴[1]。市场上多数电路为CMOS工艺，主要考虑的是动态功耗，静态功耗几乎可以忽略，如何有效降低功耗则需要从动动态功耗方面着手解决。
4.漏电功耗。此种功耗类型，多是反向偏压电流与亚阈值导致，由于CMOS工艺制作的电路，不会产生较大的功耗，不需要纳入考量。
1.2有源器件功耗与电阻功耗
一般情况下，寄生元件与负载器件功耗，在转换开关时会产生较大的电压与电流，不可避免的增加功耗。内部与外部电容充放电的功耗，是目前电路中最大功耗[2]。
二、 硬件低功耗设计
2.1低功耗器件
硬件低功耗设计，选择低功耗器件是一个有效降耗方法，多数半导体工艺为CMOS工艺与TTL工艺，前者功耗低，凭借其优势广泛应用在电路中。基于CMOS工艺的电路，闲置输入端不用悬空，可能存在感应信号影响到高低电平转换，如果转换高低电平会产生一定功耗。另外，嵌入式系统的硬件核心为处理器，处理器运行功率大，为了减少电能损耗，应优先选择低功耗处理器[3]。低功耗访存部件、低功耗通信收发器和外围电路，多方面降低嵌入式系统功耗，满足系统运行需要。
2.2低功耗电路形式
实现某一功能并非只有一种电路形式，低功耗电路形式可以选择大规模集成电路或小规模集成电路、分立元件实现，减少元器件数量，相应的嵌入式系统功耗随之将[4]。基于此，优先选择高集成度的元器件，使用少量的原件起到减少功耗作用。
2.3单电源和低电压供电
部分模拟电路可以选择单电源或是正负电源等供电方式，优先选择双电源供电方式，具有输出对地输出信号的功能，而高电源电压的动态范围较大，尽管性能高，但是却会产生较大的功耗。如，放大器LM324，单电源电压5V～30V，如果电源电压10V，功耗大概在90mW左右;电源电压15V，功耗则是220mW。从中可以看出，越低的供电压，器件的功耗越低，在低功耗设计中也可以选择小信号电路，用于降低功耗作用[5]。
2.4分区/分时供电技术
由于嵌入式系统特性，构成多样，为了降低系统功耗，基于分区/分时供电技术可以有效降低系统能耗，部分电流休眠，只需要保留工作部分电源即可，其他不工作电源关闭，以此来起到降低能耗作用。
2.5电源管理单元设计
处理器是系统重要元器件，高性能运作时所产生的功耗较大，待机运行状态所产生的功耗不高。一般情况下，主要有掉电方式和空闲方式两种待机形式。前者是停止处理器运行，中断也不会快速相应，复位后才可以转变掉电方式;后者基于中断发生推出，外部事件供给中断。嵌入式系统运行中，降低系统功耗，如果发现CPU正处于空转状态，可以调整为空闲方式来降低系统整体功耗，如果有外部事件出现，基于事件的中断信号来调整CPU正常运行。如果正处于掉电方式状态，需要选择复位信号唤醒，系统方可正常运行[6]。
2.6 I/O引脚供电
输出引脚输出高电平，所产生的电流大概为20mA，可以作为电源支持某些电路运行。如果外部器件功耗低于处理器I/O引脚高电平输出电流，才可以保证电路正常。
2.7智能电源设计
低功耗设计的一个重点，即智能电源设计，可以兼顾系统性能和功耗问题，是一种现代化信息技术发展而衍生的技术。在嵌入式系统中引入智能检测和预测功能，依据实际需要选择多样化电源供电方式来降低功耗[7]。对于市面上常见的笔记本电脑而言，在电源管理方面多选择智能电源设计方案，如，AMD公司为Power Now技术，Intel公司实行Speed Step技术，尽管不同技术内容有所差异，但其本质的运作原理是相同的。对于选择Speed Step技术的笔记本电脑，系统可以结合运行环境来动态调整CPU运行速度，在满足计算机运行需要同时减少功耗。如果有外接电源，CPU可以按照正常电压或频率运行，如果是电池供电，系统会智能调整CPU主频率与电压，以低压状态运行，尽可能减少功耗，延长电池可使用时间。 2.8处理器时钟频率降低
此种方式，主要是由于处理器功耗同时钟频率存在密切联系，多数的处理器有正常模式、休眠模式、空闲模式和关机模式，不同模式功耗有所不同。
CPU高性能运行下，其功耗远远超过其他几种模式，如何降低系统功耗，即系统正常运行模式所消耗的功耗少于休眠和空闲模式。系统高性能运行中，可以调整CPU参数在空闲状态，中断唤醒CPU，逐步恢复正常模式，快速应急响应，再进入空闲模式。系统低功耗设计中，结合具体处理需要减少处理器时钟频率，以此来起到降低功耗的作用。
三、 嵌入式系统软件低功耗设计
3.1快速算法
嵌入式系统运行中对于数字信号的处理，可以选择快速算法予以处理，降低系统功耗。如，FFT与快速卷积，运算时间减少，功耗随之降低。精度允许下使用简单函数计算即可获取相近数值，用于减少功耗。
3.2选择中断驱动技术优化软件设计
软件设计中，系统初始化主程序仅仅是外部设备和寄存器等期间初始化，初始化后系统即进行低功耗运行状态，CPU控制设备与中断输入端连接。外设有事件产生，会有中断信号出现，CPU从节电状态转换为事件处理状态，处理后又再次进入节电状态。
3.3編译低功耗技术
基于编译技术优化系统设计，可以起到减少系统功耗作用，主要是由于不同软件算法的消耗时间不同，尽管可以实现同一功能，也会由于指令不同功耗不同。因此，选用汇编语言开发系统选择功率小的算法以及消耗时间短的指令，优化系统设计，以此来降低系统功耗。
3.4延时程序设计
基于延时程序设计，具体表现形式有硬件定时器延时和软件延时两种方法。通常情况下，硬件定时器延时方法较为常见，在降低功耗同时有效提升程序运行效率。究其根本，嵌入式处理器待机模式状态下，调整CPU进入到停止运行状态，定时器正常工作降低功耗。调用延时程序，CPU进入待机状态，定时器倒计时，到达预设时间后唤醒CPU。这样控制CPU空闲时停止运行，可以起到降低功耗的作用，效果显著。
四、结束语
综上所述，嵌入式系统设计优化中，为了保证系统正常运行同时，降低系统功耗，尽可能延长电池使用时间，需要多方考虑增加功耗因素，多角度分析系统运行条件，选择最优的低功耗设计方案，进而实现节能降耗目标。
参 考 文 献
[1]王俊，谭荣华.基于嵌入式技术的超低功耗红外光通信系统设计[J].激光杂志，2020，41（03）：177-181.
[2]孙红军.舰船嵌入式电子系统低功耗可靠性测试模型分析[J].舰船科学技术，2020，42（02）：178-180.
[3]王颖.CEVA：嵌入式系统必须满足高性能和低功耗的要求[J].中国电子商情（基础电子），2019（12）：44-45.
[4]单祥茹.重大变革：瑞萨电子正在将嵌入式系统优势转化到物联网领域[J].中国电子商情（基础电子），2019（04）：13-15.
[5]尹汪宏，李媛媛，徐莹，苏警.基于GPRS远程通信的嵌入式低功耗数据采集系统设计[J].安徽电子信息职业技术学院学报，2017，16（04）：14-16.
[6]张瑞峰，马文杰.一种改进算法的低功耗嵌入式系统代码压缩设计[J].微电子学与计算机，2016，33（05）：85-88.
[7]朱贺飞，陆超，周晓方，闵昊，周电.针对嵌入式系统的低功耗存储器管理单元设计[J].计算机工程，2017，21（05）：226-228.