论文部分内容阅读
早先对FPGA的延迟优化工作主要集中在减少关键路径中各元胞块的级数,但缺少用以控制元胞块增另的有效方法。在FPGA的情况下,所使用的元胞块数量也会在很大程度上影响布线后的最终延迟,因为大多数延迟是由存在的可编程互连所引起的布线延迟。文中讨论了两类FPGA即基于查阅表的FPGA和基于多路开关复用器的FPGA的延迟优化,提出了可用于逻辑优化阶段的一种新的延迟优化方法,可以解决元胞块级数的减少与元胞块数